

「多機能高密度三次元集積化技術」 (2)次世代三次元集積化のための評価解析技術の研究開発 <(2)-B 熱・積層接合技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 主查 山田文明



今後、電子機器で要求される半導体の消費電力および信号伝送速度が増大



 ②15倍以上の大容量高速信号伝送を実現するためは、ビット幅が 数1000ピン以上の超ワイドバスや配線長の短縮が必要になる。
 ⇒ 接合バンプ径5um以下、接続バンプ数10K/10mm²以上</u>有する チップ間を接続する技術、およびその信頼性を評価する技術の 開発



CO信号伝送速度が増大





熱

- 三次元チップ積層構造の熱伝導パラメータの抽出と設計指針
- 3次元積層イメージセンサーの車載デバイスへの応用
 - チップ間の熱伝導を増大させるためのアンダーフィル、サーマルバンプの配置設計指針
 - 高い車内環境温度と、イメージセンサーの低いTjに起因する、非常に小さな 温度勾配での放熱構造の設計
- 積層接合技術
- 微細接合
 - 微細バンプ接合のアライメント精度
 - 狭ピッチ接合時のブリッジング対策
- 自動車用アプリケーションで実施する低温ハンダ接合技術の開発
- 低ストレス、高信頼性接合構造の開発
- 機械応力、変形に関するシミュレーションと評価技術開発
- 内部微細欠陥の非破壊観測、評価技術



(2)-B 熱·積層接合技術の研究開発

(2B1)-1 微小・極薄積層構造体における高精度熱特性評価 技術の開発

- 三次元積層構造の熱特性を精度良く把握するため、構成材料の熱抵抗の高精度評価技術を開発する。
- TSV やマイクロバンプなどを含む微小・極薄積層構造体に おける熱挙動の解析を可能とする高精度シミュレーション技 術を開発し、TSV やバンプの熱的最適配置の検証を行う。
- ・小型・高効率冷却システムの開発
- · 高熱伝導材料の評価
- · 自動車用アプリケーションを想定した 高温環境下での放熱冷却構造の研究開発

TEG 作成・評価、熱シミュレーション等に関しては、東北大学未来科学技術共同研究センター 小柳・田中研究室、富山県立大機械工学科 石塚研究室と共同実施する。

(2B1)-2 積層接合評価解析技術の研究開発

- · 微細積層接合技術・構造・材料・プロセスおよび評価技術開発
- ・微細接合部評価技術の研究
- ・微細接合部の接合信頼性評価技術の開発
- ・最適設計指標・設計ルールの策定と提案
- ・ 自動車用アプリケーションを想定した積層技術開発
- TEG 作成・評価、応力シミュレーション等に関して、京都大学工学 研究科 宮崎研究室、東北大学未来科学技術共同研究センター 小柳・田中研究室、と共同実施する。





36

研究開発テーマ

SPT

(2)-B 熱・積層接合技術の研究開発



平成23年度目標:

自動車内を想定し、放熱評価用構造体の設計、試作、評価を行い解析技術を開発する。 平成24年度目標(最終目標):

- ・一つの三次元積層SiPあたり20W以上の発熱に対応する放熱構造の評価解析技術を 開発する。
- ・自動車内を想定した高温環境下での放熱冷却構造の最適化設計と、評価解析技術の 開発を行い放熱設計技術仕様書を策定する。
- ・自動車内積層接合評価解析技術を開発し、積層接合技術仕様書を策定する。



効果:

益々進むデバイスの発熱量の増加や微細多接合化が必要な三次元SiPの実現に向けた 構造設計や材料開発、プロセス開発をするための評価インフラが整備され、製品展開を 容易にする基盤が構築される。



(2B1)-1 熱評価および放熱対策技術の研究開発





(2)-B 熱·積層接合技術の研究開発

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

38

平成23年度

研究開発成果1-1



(2B1)-1 熱評価および放熱対策技術の研究開発

■自動車用運転支援画像処理システム放熱技術の検討
 ・ 低温度差(△T =20°C)での冷却システム
 - 低い接合温度(Tj max = 85°C)
 - 高い環境温度(Ta max = 65°C)
 ・三次元積層チップの上面に放熱構造を配置できない

- イメージセンサ上面にレンズ等を配置し、結像する必要がある



(2)-B 熱·積層接合技術の研究開発

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

平成23年度 研究開発成果1-2

39





方法②:下部有機基板を通しての放熱

方法③:Si IP 周辺部からの放熱





40

(2)-B 熱·積層接合技術の研究開発





チップ内熱伝導

- TSV直径が大きくなるに従い、厚み方向の等価熱伝導率は増加する。
 Cuの体積比が増加するため
- 一方、TSV直径が大きくなるに従い、水平方向の等価熱伝導率は低下する。
 SiO₂の直径が大きくなるため



(2)-B 熱·積層接合技術の研究開発



■チップ間熱伝導の向上 特にSiインターポーザーインターフェースーADC間のバンプ面積占有率を 大きくさせることがチップ間温度差(DT)を低下させるために有効 (△Tの目標は10℃)

(2)-B 熱·積層接合技術の研究開発

Si IP 周辺部からヒートパイプによって筐体(放熱フィン付き)へ熱を伝える • Si IPの周辺部からヒートパイプによって筐体(放熱フィン付き)へ熱を伝える • Si IPを厚くするほど面内熱伝導が増加し、放熱性が改善される。 • TSV形成プロセス上許容される範囲内で厚くすることが望ましい。

(2)-B 熱·積層接合技術の研究開発

筐体(放熱フィン付き)へ熱を伝える

- 有機基板に熱ビアを設ける
 - 熱ビアの密度に対する熱抵抗を、定常法で実測
 ビア密度20%まで、熱抵抗が急激に減少する事を確認
- 銅ブロック(コイン)を有機基板に埋め込む
 - 熱抵抗を、定常法で実測、熱抵抗が非常に小さいことを確認した(0.3Ccm²/W))

熱ビア密度と熱抵抗の関係

(2)-B 熱·積層接合技術の研究開発

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

44

平成23年度 研究開発成果1-7

(2B1)-2 積層接合評価解析技術の研究開発

(2)-B 熱·積層接合技術の研究開発

IMC(Cu₆Sn₅, Cu₃Sn)のヤング率は、鉛フリーはんだ(40GPa)の2倍以上、降伏応力は20℃の鉛 フリーはんだ(23MPa)より2桁ほど高い (京都大学との共同研究)

(2)-B 熱·積層接合技術の研究開発

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

平成23年度

研究開発成果2-2

(2B1)-2 積層接合評価解析技術の研究開発

©2012 Association of Super-Advanced Electronics Technologies June 26, 2012

平成23年度

研究開発成果2-3

47

(2)-B 熱·積層接合技術の研究開発

はんだ接合構造(Cu スタッド – SnAg ハンダ)のNiバリア層の検討

- ウェットバックプロセス後のはんだバンプの観察では、Niバリア層がある場合は 薄い合金層、Niバリアなしでは厚い合金層が生成、Niバリア層によりウェットバ ックプロセス時の合金層の生成は低減する
- 接合前にウエットバックプロセスを行う場合、Ni バリア層が必要

(2)-B 熱·積層接合技術の研究開発

(2B1)-2 積層接合評価解析技術の研究開発

はんだ接合構造(Cu スタッド – SnAgハンダ)のNiバリア層の検討

しかし、Niバリア層がある場合は、SnNi 合金の生成が見られ、測定でもこの部分の硬度とヤング率が大きくなる事が分かった

接合部のナノインデンテーションによる弾性率比較測定

(2)-B 熱·積層接合技術の研究開発

はんだ接合構造(Cu スタッド – SnAgハンダ)のNiバリア層の検討

- 接合部応力シミュレーション
- Niバリア層ありの方がなしの場合よりも高い応力
 - → 今後Cuポスト高さを高くするなど、ストレスを減少させる構造を検討する必要がある

(2)-B 熱·積層接合技術の研究開発

(2B1)-2 積層接合評価解析技術の研究開発

(2B1)-2 積層接合評価解析技術の研究開発

(2)-B熱·積層接合技術の研究開発

©2012 Association of Super-Advanced Electronics Technologies June 26, 2012

53

温度サイクル試験 有機基板上の2層積層 接合部のストレスの有限要素法シミュレーションを行った 最上部チップ厚が厚いとき(725 µm)、薄い場合(70 µm)よりストレスが大きい事が分かり、実験を裏付ける結果となった。 さらに、接合部ストレスはSi インターポーザの厚さに依存することが分かった - ストレスを最小とする最適厚さがある事が分かった (100 µm までは薄いほどストレスが小さい)

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

(2)-B 熱·積層接合技術の研究開発

 有限要素法シミュレーションの結果、接合部1(下図)が接合部2よりストレスが 大きいことが分かり、実験を裏付ける結果となった

(2)-B 熱·積層接合技術の研究開発

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

平成23年度

研究開発成果2-11

(2B1)-2 積層接合評価解析技術の研究開発 研究

EM (Electro-migration) 試験チップ作成 バンプサイズが微小になったときの、主に接合部の電流容量と信頼性の検討を 行うため、評価用のチップを設計し、作成を進めている。 (東北大学との共同研究) 評価チップ外観 1mm x 1mm 50µm ピッチ部 1.0x0.6mm 50 μ mt ッチTSV 25µm ピッチ部 ジボンプ評量 1.0x0.4mm 25 µ mビッチTSV 50 µ mlッチTSV仕様 25 µ ml°ッチTSV仕様 ∎評価構造断面図 上部層 電流 中間層 電流/ GND 基板 A部:温度センサーダイオード

(2)-B 熱·積層接合技術の研究開発

(2B1)-2 積層接合評価解析技術の研究開発

非破壊3D構造欠陥観測

・評価解析装置を改良した、通常のX線源を 利用したX線CT装置を使い、従来困難であっ た1ミクロン台の微細なTSVボイドを実用的な 時間内に観測可能であることを確認した。

(2)-B 熱·積層接合技術の研究開発

(2)-B 熱·積層接合技術の研究開発

(2B1)-1 熱評価および放熱対策技術の研究開発

- Cu-TSVがSi基板の熱伝導率に及ぼす影響を検討し、TSVの専有面積が増大すると、
 基板面に垂直方向の熱伝導率が改善し、面内方向ではその逆であることを導出した。
- 車載イメージセンサーデバイスの放熱性を検討し、積層チップ間のサーマルバンプの配置設計指針を見いだした。また、Siインターポーザ周辺からの放熱と、有機基板内に熱伝導構造を設ける事によって、車内温度環境下での放熱構造設計方針と指針を得た。

(2B1)-2 積層接合評価解析技術の研究開発

- 高精度接合装置を改良し、10µmピッチバンプの接合時、高い接合精度とブリッジングの起こりにくい接合を、より安定してプロセスする技術を開発、確認した。
- SnAgCuハンダ接合時バンプ構造を検討し、Niバリア層の有用性を確認した。
 一方、Niバリア無しの方が低ストレスとなりうる事がわかった。接合構造などによって ストレス軽減を図る必要がある。
- 接合後の温度ストレスによる反りを測定、評価、シュミレーションする手法を開発した
- 新規X線CT技術の評価を実施し、1ミクロンオーダーのマイクロボイドの観測が、妥当な時間で可能であることを確認した。

58

まとめ

「多機能高密度三次元集積化技術」 (2)次世代三次元集積化のための評価解析技術の研究開発 <(2)-C 薄ウエハ技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 主查 島本晴夫

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

59

(2)-C 薄ウエハ技術の研究開発

半導体パッケージ動向 ■チップ積層SiP・POPから高機能・高性能な三次元実装へ(More Than Moore) ウエハプロセスを適用したパッケージ技術へ デバイスの高速化、低消費電力化動向 ■高転送レート(~12.8GB/s) DRAMの要求と増大する消費電力抑制にI/O のワイドバス化が必須 ■高度アプリケーションでは画像処理速度の高速化要求が益々増加 ⇒大容量化、高速化のためにはTSV技術が必須となる TSV/3D積層構造実現のため、経済性を踏まえた極薄厚のウェハ加エ・ハンドリング技術が必要 TSV付き極薄チップでは、自身のIG低減やTSV応力によるデバイス特性変動等も考慮要 (IG:Intrinsic Gettering) Conventional de-102 32G PoP 7 LPDDR3 2GB/ 1600Mbps 16G 64bit CPU 2ch Quad 2.5GHz DRAM バンド橋 (B/s) 0.74 Ē 2.0 Wide VO Quad 2GHz 0.07W LPDDR2 動作周波数 16G 1.6 Wide-IO SDR 1000Mbps 動作電力(M) LPDDR2 17GB/s 8G 2ch 800Mbos Tok up to 266MH 1.2 2ch Duai LPDDR3 0.50W LPDDR2 1.5GHz 12.8GB/ B 1.7W 6.4GB/1 0.36W 8G 4G 0.8 LPDDR2 LPDDR2 800Mbos 400Mbos 2G 4G LPDDR2 0.4 0.8W Dual /{**Z=0.09W** 0.18W 0.7W 4.3GB/s 2G 1.2GHz 1G 1G 0.23V CPU=0.15W n '13 '11 '12 '14 '15 '10 '09 '12 '13 44 CPU動作電力のトレンド CPU性態とDRAM バンド幅トレンド (出展:ルネサスエレクトロニクス)

三次元積層技術量産化への技術課題

(2C1)-1 デバイス特性変動も考慮した10μm厚極薄チップ加工技術開発 (1)研磨工程:ゲッタリング能力と抗折強度を兼ね備えた裏面処理法の開発 (2) 薄加エプロセス:ストレスの少ない高品質加工 / ハンドリング技術 ■ TSV高信頼化に向けた、H-WSS接着材料の高耐熱化 ■ 裏面マイクロバンプ付き極薄ウエハに対する10µm程度の薄化、ダイシング、 及び極薄チップのピックアップ技術の開発 (2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハにおける 結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明 (1)トランジスタ、デバイス特性変動対策 (2)特性変動を考慮したバンプとデバイスとの配置など設計指針の提案 ■ 応力によるデバイス特性変動評価 ■ 外部汚染に対するナイトライド(SiN)膜によるバリア(EG層)形成 ■ イントリンシックゲッタリング (IG)におけるBMD、エクストリンシックゲッタリング (EG)におけるレーザアニール欠陥等の活用検討 【東北大学(小柳研究室・田中研究室)との共同実施】 (2C1)-3 ウエハ積層工程における薄ウエハ加工技術開発 (1)多層積層ウエハ(W2W)の高精度加工技術 ■ 多層積層ウエハの高精度研磨及びダイシング技術開発

平成23年度目標: TSV/バンプ付きウエハ及び積層ウエハにおける高精度ウエハ加工技術、極薄チップ 加工技術を確立する。(TTV:±1um) また、デバイス特性変動の評価、および薄ウエハにおける結晶欠陥・金属汚染の 評価方法の確立とゲッタリング機構の検証を行う。 平成24年度目標(最終目標): 10μmに薄化した300mmウエハ加工方式の量産性の確認 実証デバイスでの動作検証と欠陥・汚染評価技術の確立と指針の提示

効果:益々進むチップ薄厚化実現に向けた材料、加工、及びデバイス技術の開発 (1)ウエハ、チップ割れポテンシャルの低減 / 排除 (2)デバイス特性変動のない高信頼デバイスの実現

■TSV/バンプ付ウエハのWSSマウント及び薄化プロセス評価 実製品のバンプ密度を想定したTW003、フルアレイのTV40改の2種ウェハにて、 ガラス貼付~BG/CMPまでの評価を実施。BG工程でAuto TTV機能を適用すること により、CMP後のTTVはバンプ密度によらず目標値2.0μm以下を達成。

(2)-C 薄ウエハ技術の研究開発

平成23年度 <u>65</u> 研究開発成果1-2

<u>WSSレジン特性表</u>

		レジンA	レジンB
粘度(25℃)	cps	2,500~3,500	1,800~2,000
弾性率(25℃)	MPa	160~260	1,190~1,270
破断伸び	%	20以下	30~40
TGA (250°C × 1hr)	%	-5.5~-6.0	-2.0~-2.5
耐熱温度(限界)	°C × min	200°C × 60min	250°C × 60min

(2)-C 薄ウエハ技術の研究開発

─ 平成23年度 研究開発成果1-3

WSS用高耐熱レジンの耐熱性検証結果-2/3 (1)レジンBは、従来使用のレジンAと比較して耐熱性が改善されている。 (2)デマウント性については、バンプ配置や密度との因果関係が有り、今後はフルアレイ配置のTV40改を用いての接着剤評価結果で判断基準とする。

计侧和未一見

	い仕様	WSS			CVD条件		結果				绘入			
ウエハ	ウエハ 厚	バンプ 径	バンプ 高さ	バンプ 密度	レジン 型式	レジン厚	レジン 塗布	設定 温度	時間	ウエハ浮き 剥れ		ガラス・レジン 剥離	,	和日期定
ミラー	50 μ m	0	0	0	レジンA	75μm	大気中	200°C	20分	問題なし	0	-	-	(O)
TW002	↑	E (1 m)	E // m	0.007	レジンA	50 μ m	1	1	15分	問題なし	0	問題なし	0	0
1 0003	I	σμm	σμm	0.007	レジンB	65 <i>µ</i> m	真空中	1	1	問題なし	0	問題なし	0	0
⊤∨40改	1	33 <i>µ</i> m	8~	0.218	レジンA	50 <i>µ</i> m	大気中	ſ	1	ウエハ割れ 写真1	×	ガラス・レジン剥 離できずレジン 残り発生	×	×
			9µm		レジンB	65 µ m	真空中	1	1	干渉縞発生 写真2	Δ	レジン剥離重い が剥離は可能	Δ	Δ
ハイバンプ	↑	35 μ m	45 μ m	0.024	レジンA	75 <i>μ</i> m	大気中	ſ	1	全面で浮き (レジン焦げも 発生)写真3、4	×	-	-	×
					レジンB	70 µ m	真空中	1	1	問題なし	0	レジン剥離重い (バンプも剥れ)	Δ	Δ

(2)-C 薄ウエハ技術の研究開発

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

66

平成23年度 ⁶⁷ 研究開発成果1-4

■WSS用高耐熱レジンの耐熱性検証結果-3/3 (1)バンプ密度や高さとWSS用レジンの耐熱性の関係は、バンプ周りのレジンに発生する 気泡が加熱で膨張してウエハ割れを引き起こすと推察され、真空チャンバ内塗布による 脱泡が効果的である。

(2)レジンBによる適用範囲が拡大した。

(2)-C 薄ウエハ技術の研究開発

裏面バンプ付ウエハのダイシング・ピックアップ評価 (1)ダイシング性とピックアップ性はトレードオフの関係があり、バンプ密度に応じた テープA, Bの使い分けが必要。 (2)新たな方式を検討中(次回報告)

ダイ	シングテープ	貼付条件 (メーカ推奨)	備考					
裏面	糊厚化テープA	50°C	糊柔軟性は A>B。	₩				
ハシノ用 テープ	糊厚化テープB	50°C	ステーノのはつかハンノ理の込み良好と推測。	シブ				
リファレンス	z	室温	一般のバンプ用テープ	イシ				
				ري ار کک				

<u> 裏面バンプ付ウエハ ダイシング結果一覧</u>

<u>ダイシング性とピックアップ性の相関図</u>

	<u>ь</u>			1	ダイシング評価	*評価				纵口						
ウェハ	厚さ	ダイシング テーフ゜	表面 チッピング	 チッヒ [°] ンク゛	裏面 切削水浸入	チップ 飛散	判定	エキス パンド量	オーハ ハング量	ピックアッフ [°] ステーシ [・] 加温	スライト゛ スピート゛	ピックアップ 可否	チッフ゜ クラック	糊残り	判定	和定
	50 <i>μ</i> m	糊厚化テープA	9μm	12 <i>µ</i> m	無	無	0	10mm	0.3mm	常温	5mm∕s	0	0	0	0	0
	50 // m	蚶冝ルニ_プロ	12.00	20.11 m	411.	细	~	↑	1	↑.	2mm/s	0	0	0	0	Δ
TW003	50 μ m	柳字16/-/0	1 2 μm	30 µ m	*	兼		1			5mm∕s	×	0	—	×	×
	50 <i>µ</i> m	リファレンス	10 <i>µ</i> m	11 µ m	チップコーナに あり(軽微)	無	Δ		\searrow			\square	\sum	\searrow		\searrow
	45 (1 m	蚶圓ルニ−プヘ	10.00	12.4 m	111	细		10,000	0.2	常温	0.1mm/s	×	0	×	×	v
/	45μm	砌字化ノーノA	10 μ m	ισμm	*	卅	0	TOmm	0.3mm	50°C	0.1mm/s	×	0	×	×	^
TV40改	30 <i>µ</i> m	糊厚化テープB	10 <i>µ</i> m	24 <i>µ</i> m	無	無	Δ	1	0.3mm	常温	2mm/s	0	0	0	0	0
	50 μ m	リファレンス	9 µ m	35 µ m	全面あり	有	×		\sim				\geq	\sim		\geq

(2)-C 薄ウエハ技術の研究開発

2 NBY

<u>薄ウェハにおけるゲッタリング手法</u>

(2)-C 薄ウエハ技術の研究開発

(2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハ における結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明

単位:x1E10 atoms/cm2

#02

0.02

0.07

N.D

#04

013

0.30

0.02

N.D

0.04

0.03

0.04

0.03

0.07

N.D

N.D

N.D

表層Si中(~0.5um)

#03

0.02

0.12

N.D

N.D

0.01

N.D

N.D

N.D

N.D

N.D

N.D

N.D

#04

0.03

0.17

0.02

N.D

0.02

0.02

N.D

N.D

N.D

N.D

N.D

N.D

■薄ウエハにおける結晶欠陥・金属汚染の評価方法/EG層の能力検証 (1)EG層に適用するSiN膜のバリア効果を検証

(2)SiN膜は45nm厚みでCuに対するバリア能力を保有

SiN膜の汚染バリア効果

(2)-C 薄ウエハ技術の研究開発

(2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハ における結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明

■薄ウエハにおける結晶欠陥・金属汚染の評価方法/EG層の形成手法 (1)レーザアニールによる歪み層形成をX線トポグラフにより確認した。但し、熱に よるウエハソリ量の低減の対策が必要。 (2)今後C-t法等でのEG効果を確認していく。

レーザアニールによる欠陥導入例

(2)-C 薄ウエハ技術の研究開発

(2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハ における結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明

■薄ウエハにおける結晶欠陥・金属汚染の評価方法の確立-2/2 (1)薄膜化とCu汚染によるDRAM CellのRetention特性への影響を評価した。 (2) 接合と薄膜化(30um) 工程による DRAM Cellの Retention 特性の変化は見られず。 (3) 裏面からのCu拡散(300℃, 30min, p/p- ウエハ、CMP処理)によって、Retention 特性が大きく劣化されることが確認できた。 100 【東北大との共同研究】 VDD = 0.8V, VHVD = 0.4V, at 24°C):封止後(t=760um, Ref.) 90 W/L=3.50µm/0.30µm ▲:チップ接合後(t=200um) Packaged Sample DRAM 80 Cumulative Fail Rate [%] (Pre-Thinning) ×:チップ薄化後(t=30um) Si-IP Chip Thinning (30umt) & Chip Bonding後(200umt) 70 Cu Diffusion後(300°C, 30min) -:Cu拡散処理後(t=30um) 60 :テストプローフ Cu処理 50 Chip Thinning後(30umt) 40 30 20 10 Ref. 0 50 100 150 200 250 300 350 0 Retention Time [µs]

DRAMリテンション特性

(2)-C 薄ウエハ技術の研究開発

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

(2)-C 薄ウエハ技術の研究開発

<u>CMP後の3層目ウエハの厚さ分布(*1)</u>

(*1) 前頁の3積層ウエハの3層目SiをBG・CMPをした結果

June 26, 2012 ©2012 Association of Super-Advanced Electronics Technologies

Notch

【測定箇所】

(2)-C 薄ウエハ技術の研究開発

(2)-C 薄ウエハ技術の研究開発

<u>(2C1)-1 デバイス特性変動も考慮した極薄チップ加工技術開発</u>

- ・裏面マイクロバンプ付ウエハのガラス貼付精度を向上させ研磨後 TTV:1.35~
 1.98 μ mを達成。
- ・高耐熱WSS接着材を評価し、課題と適用可能範囲を明確化した。
- ・ダイシングとピックアップはトレードオフの関係にあるため、バンプ密度に応じて 糊厚アップのテープA, Bの使い分けが最適との知見を得た。

(2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハにおける 結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明

- ・30μm厚まで薄化したデバイスを用いて、デバイスとバンプとの距離によるnMOSFET
 のキャリア移動度を評価し、バンプとデバイスとの配置指針を得た。
- ・EG方法では、低温プラズマCVDによる裏面SiN膜のCu拡散バリア効果を確認、裏面 レーザアニールによる結晶欠陥導入等を開発評価中。

(2C1)-3 ウエハ積層工程における薄ウエハ加工技術開発

・2層W2Wウエハ積層後の総厚TTV:4.6~6.2umに対し、Auto TTV機能を用い研磨後の精度目標値TTV2.0um(±1.0um)が達成できる事が判明。但しエッジビートの更なる改善が必要。

「多機能高密度三次元集積化技術」 (3)次世代三次元集積化の共通要素技術開発と設計基準策定 <(3)-B 3Dインテグレーション技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 主查 武田健一

(3)-B 3Dインテグレーション技術の研究開発 ^{背景と必要性⁷⁹}

≪ SBT (3)-B 3Dインテグレーション技術の研究開発 ⁸⁰

課題:TSV電気モデル,高信頼度化設計仕様の欠如 三次元集積化要素技術の未確立 解決法:プロセス,回路連携による技術開発,標準仕様作成,ライブラリ化 ・要素プロセス技術(接合・封止,ビアラスト型低容量TSV)

(1) 要素回路技術、方式の開発

TSVの電気特性のモデル化、信頼性設計およびレイアウト仕様の策定、積層チップに適した 通信回路方式、電源ノイズを対策する電源回路方式、TSVのテスト・救済方式、積層チップ間 同期方式等を開発する。

(2) 要素回路搭載チップの設計

これらの技術を構築するため、要素回路を搭載したチップの設計を行う。 TSVの電気特性は周波数依存性や電圧依存性を持つことからこれらを考慮したモデルが 取得できるよう設計を進める。

(3) 電源安定化回路技術の開発

TSVを用いて複数チップを縦積み実装した際に生ずる寄生電源インピーダンスに起因する パワーインテグリティの劣化など、三次元集積固有の問題解決のための電源安定化を実現する 回路技術を開発する。<*東京大学生産技術研究所桜井貴康教授・高宮真准教授研究室*>

(4) TSVのテスト・救済方式、積層チップ間同期方式の開発

三次元再構成可能モジュール利用上の知見に基づいて解析を行うことにより、本プロジェクトの 目標仕様に即したTSVのテスト・救済方式、積層チップ間同期方式を開発し、設計指針を得る。 また、要素回路技術の構築に際しては、トランジスタ特性ばらつきの大規模統計解析手法の 適用を検討する。

<東北大学 未来科学技術共同研究センター 大見忠弘客員教授・宮本准教授研究室>

(3B2) 三次元集積化要素プロセス技術の開発

. NACK

(1) ウェハレベル多層三次元集積化技術の開発

次世代三次元集積化共通要素技術として、200mm径 以上のウェハを用いたウェハレベルの三次元集積化基本プロセス技術を開発する。基本プロセス技術として、ウェハ貼り合わせ技術、薄化ウェハへのTSV形成技術、3層以上のウェハ積層技術を開発する。

(3)-B 3Dインテグレーション技術の研究開発

(2) ウェハレベル裏面ビアラスト技術の開発

裏面ビアラストプロセス構築に必要となる、薄化ウェハに 対応した裏面ビアラストプロセス開発を行う。また、3層以 上のウェハ積層を行うためには、バンプ接続部の保護技術 が必要となるため、ウェハレベルのバンプ保護技術を開発 する。

平成23年度目標:

次世代三次元積層SiPの試作に必要な基盤回路を設計する。

200mm以上径ウェハを用い、次世代三次元積層SiPの試作に必要なW2W積層技術を 開発する。

平成24年度目標(最終目標):

CMOS半導体デバイス、機能デバイス等を、相互に接続可能とする機械的・電気的 インターフェースを設定し、技術仕様書を策定する。

TSVをはじめとする共通要素に関わる設計基準・レイアウト基準・プロセス工程基準を プロジェクトの標準的仕様として策定しライブラリ化する。

効果:

三次元集積化に関わる、プロセス・レイアウト・設計に関する標準的なライブラリを確立する ことで、迅速・効率的な次世代三次元積層SiPの設計・試作が可能となり、関連技術の競争 力向上に寄与する。

83

■要素回路搭載チップの設計

課題: TSV特性を引き出す回路や回路モデル、設計基準(レイアウトなど)の構築

成果: 周波数や電圧依存性を考慮したTSVの回路モデル取得TEG設計 積層による静電破壊やチップひずみなどの影響を評価する信頼性TEG設計 TSVセルレイアウトなどの標準ライブラリの設計

(3)-B 3Dインテグレーション技術の研究開発

■TSVチップ間通信回路技術 課題: 積層チップ性能を最大限に引き出すチップ間通信回路の構築 成果: 低容量TSVを特長とし、この特長を活かした回路方式を採用した回路TEGの設計 W2Wで面積当たりおよび電力当たりの伝送レートにおいて世界最高水準を達成見込 C2Cでの試作により100fF TSVで6Tbps/Wの性能を実測で確認 最終目標 貫通ビア(50fF) #48/21 10 6-7 W2W 25umピッチ Chi Micron' 13 1 Chir 面積当たり伝送し (Tbps/mm²) Output Input Micron' 1 X350 68.6.m 15.0kV TEG試作 TEGチップ(C2C)積層断面写真 0.1 貫通ビア(100fF) マイクロバンフ゜ C2C 50umピッチ 0.01 Inpu 0.8 V DDR Output 0.001 _10 ns 0.01 0.1 10 100 TEGチップ(C2C) 観測動作波形 電力当たりの伝送レート(Tbps/W)

(3)-B 3Dインテグレーション技術の研究開発

■積層チップ間同期回路技術 課題:プロセスバラツキや電圧変動によりチップ間でクロックがずれデータ通信性能低下 成果:リファレンスクロックを用いてクロックスキューを低減させる同期回路設計 チップ層間クロックスキューを10分の1に低減見込み 各タイルにTSV故障検出 評価回路も搭載し20psでの位相検出可 および救済機能内蔵 (TSV6本毎に冗長TSV1本追加) ・層間クロック同期回路によりクロックスキューを 10分の1に低減見込み ・評価回路も搭載し20psでの位相検出可 FPGAアレイ 16x16タイル FPGAアレイ (16x16タイル) 位相比較 位相調整 PLI 末端クロッ 位相調整 位相比較 同期回路(位相比較/調整) 評価回路 リファレンスクロック 基準クロック チップ間同期回路 同期検証TEG

(3)-B 3Dインテグレーション技術の研究開発

■電源安定化回路技術(東京大学と共同研究)

課題: TSVを用いて複数チップを縦積み実装した際に生ずる寄生電源 インピーダンスに起因するパワーインテグリティの劣化

成果:最上チップにDC-DCコンバータを配置し、高電圧・低電流で電源供給を することにより、TSV起因の電源IR-Dropを50%低減(TEG設計完)

TEGレイアウト

(3)-B 3Dインテグレーション技術の研究開発

課題: TSVに起因するトランジスタ特性の統計的ばらつきの解明 成果:トランジスタとTSVをアレイ状に配置し、トランジスタ特性ばらつきの大規模 統計解析手法によりTSVのトランジスタへの影響を評価するTEG設計完

(3)-B 3Dインテグレーション技術の研究開発

■裏面Via Last型TSVプロセスの特性評価

課題: 裏面ビアラストTSVプロセスの性能・信頼度検証 成果:TSV, バンプ等の性能, 信頼度確認TEGの設計完, ウェハ作成

No.	評価内容	TEG構造	主要分流
1	寄生容量,リーク	TSVキャパシタ	TSV直径(3水準)
2	寄生容量,リーク	並列TSVキャパシタ	なし
3	バンプ, TSV抵抗	Kelvin構造	ルート, 構造
4	TSVずれ検出	TSVずれ検出	なし
5	バンプ, TSV歩留	多数個チェーン	ルート, 構造
6	配線ストップ層検出	ストップ層検出	構造
7	Chain間ショート	ショートチェック	ルート
8	Tr特性	単体Tr	距離,位置,向き
9	配線容量	櫛型キャパシタ	TSV有無
10	配線容量	配線負荷付きRO	TSV有無
11	GOX信頼度	厚膜MOS-cap	面積,距離,4端子
12	EM評価	対称チェーン	なし

プロセスTEGの一例

89

平成23年度

研究開発成果2-1

25umビッチ版プロセスTEG

(3)-B 3Dインテグレーション技術の研究開発

(a) 従来手法 (溝無し)

90

■高信頼度ハイブリッドウェハ接合技術(200mm/300mmウェハ)

課題: 接合ボイド起因のチップ剥離 成果:自己整合型脱気溝によるチップ剥離抑制

(3)-B 3Dインテグレーション技術の研究開発

■W2W対応裏面ビアラストTSV加工

課題: 積層ウェハの高精度(25±1um)薄化, 並びに, 高精度の裏面TSV形成プロセス 成果:非接触ゲージ利用による厚さ精度向上, ばらつき抑制(TTV 1.4um) 裏面ビアラスト法によるノッチフリーTSV形成(直径8.2um)

(3)-B 3Dインテグレーション技術の研究開発

■ハイブリッドCu接合/裏面ビアラストTSVによる3D集積化技術

課題:ハイブリッド接合+裏面ビアラストTSVによる良好な電気特性取得 成果:Kelvin構造TEGを用いたオーミックな電気特性取得

(3)-B 3Dインテグレーション技術の研究開発

課題: 3層積層時の接合面への熱負荷,ならびに, B2F型ウェハ接合 成果: (F2F)接合前熱処理による基板クラック抑制 B2F型3層目積層のフィージビリティ確認

(3)-B 3Dインテグレーション技術の研究開発

93

平成23年度

研究開発成果2-5

3B1 まとめ

- 周波数や電圧依存性を考慮したTSVの回路モデル取得TEGの設計を行った。 信頼性に関しては、積層による静電破壊やチップひずみなどの影響を考慮した 仕様が策定できるよう要素回路の設計を行った。またTSVセルレイアウトなどの 標準ライブラリの設計を行った。
- ■低容量TSVを特長とした低電力通信回路の設計を行い、世界最高水準の性能 を実現できる見込みを得た。また、積層チップ間クロックスキューを10分の1に低 減する同期回路の提案・設計を行った。
- ■積層チップ電源ノイズ解決のためDC-DCコンバータの最上チップ配置方式を提 案・設計し、ノイズを50%削減できる見込みを得た。
- ■チップ全面にトランジスタとTSVをアレイ状に配置し、トランジスタ特性ばらつき の大規模統計解析手法によりTSVによるトランジスタへの影響を評価する回路 の設計を行った。
- ■これらの技術を構築するために設計を行った回路は統合TEGシャトルに搭載し、 ウェハ試作を完了した。

94

まとめ

3B2 まとめ

- Cuハイブリッド接合/裏面ビアラストTSVプロセスの基本プロセスフローの策定 を行い、プロセス検証、ライブラリ化、信頼度評価を行うためのTEG群を設計した。
- ■ウェハ接合時に樹脂封止を行うハイブリッド接合時に課題となる、ウェハ接合面のボイド対策として、バンプ形成時に脱気用の溝を作り込む手法を提案した。接合面のボイドが抑制され、ダイシング歩留100%を実現できることを確認した。
- ■積層ウェハに対して,薄化25um(TTV 1.4um)を確認し,裏面リソ・エッチングにより裏面ビアラストによるTSV形成プロセス(25um高さ, 8um径)を確立した。
- ■上記プロセスを用いて作成した2層積層ウェハにおいて, 電気特性(Kelvin TEG) 評価を行い, オーミックな電気特性を確認した。
- ■薄化ウェハにウェハ接合相当の熱処理を行うと基板クラックが生じることを見いだし,接合前アニールを強化することでクラックを抑制できることを見いだした。さらにB2F型の積層を行い,3層積層が可能であることを確認した。

95

まとめ