

# 「多機能高密度三次元集積化技術」

- (3) 次世代三次元集積化の共通要素技術開発と設計基準策定
- <(3)-C 超ワイドバスSiP三次元集積化技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 主查 内山士郎




## (3)-C 超ワイドバスSiP三次元集積化技術の研究開発


## 背景と必要性

- 情報処理システムの基本構造であるDRAM+Logicの 平面配置構造では、現在10GB/sec程度となっているが、 将来の性能要求(2倍/世代)に応えるためには メモリとロジック間の伝送能力を大幅に向上させる構造を 整備しておく必要がある。このためには
  - ⇒ 1Kビット幅を超える超ワイドバスでの相互接続が必要
  - ⇒ 伝送に必要なエネルギーを大幅に低減するためには バス容量を従来比1/10以下とする構造が必要




- 超ワイドバスでのメモリとロジックの相互結合を可能とする 三次元積層構造の可能性に注目し
  - ✓ メモリとロジックを4K-IOという超ワイドバスで接続する 構造を実現する
  - ✓ ロジックとメモリそれぞれの端子位置の自由度を 確保するため、Si-Interposerをメモリとロジック間に挿入
  - ✓ この構造化に必要な設計手法(DFTを含む)を構築
  - ✓ 伝送エネルギーの低減及び超ワイドバスのノイズを 評価する





#### 〔転送効率の改善〕



Bandwidth
Power for Data Transfer
Power Efficiency

= 2Nf (bits/sec)

 $= CV^2/2 (J/bit)$ 

= NCV<sup>2</sup>f (W→J/sec)

= Power/Bandwidth

ここで、バス周波数f(Hz)

= 2×転送速度(bits/sec)

バス容量低減を可能とする構造が
伝送エネルギーを大幅に削減する。





## 三次元積層SiPの基本的な概念と利点・課題の整理

・チップ面積の大幅縮小

利点:三次元積層による微細化動向依存からの解放、システムの高密度・高集積化

課題:設計技術の新規構築、KGD問題解決、発熱密度増大等

・縦方向接続概念(TSV)の導入

利点:配線長さの短縮、ワイドバス化が容易


課題:微細ピッチTSV加工、ウエハ積層技術等の量産技術確立

・異種プロセス、異種構造の導入

利点:システム選択幅の増大 課題:接続信号・電源の多様化



- 三次元積層SiPの構築
   SRAM/インターホーサー/ロシックの3積層構造超ワイト・バス(4k IO)の伝送路ノイズや伝送エネルキーを低減する回路構成多ヒンで接続される高性能システム
- ・超低容量TSVの評価 微粉体シリカによるTSV絶縁膜形成 適用構造および工程の設計 インターホーサーへの適用可能性見極め






## (3)-C 超ワイドバスSiP三次元集積化技術の研究開発

## (3C1) 超ワイドバスSiP三次元集積化技術の研究開発

三次元積層SiPの技術的優位性を大きく生かせる、超ワイドバスメモリ三次元積層SiPのSi-インターポーザを含め総合設計技術を開発し、三次元積層SiPの試作評価によってノイズを定量的に把握し、対策回路の有効性を実証する。





## (3)-C 超ワイドバスSiP三次元集積化技術の研究開発

## 平成23年度目標:

超ワイドバスメモリ構成ロジックSiPの評価結果に基づく耐ノイズ性と高速化の改良設計及びウェハ試作する。


TSV付Siインターポーザ等の超低容量TSVを低コストで実現する微紛体シリカ焼結絶縁層形成技術の要素技術開発にめどをつけ、実用化に向けたTEG実装評価に着手する。

## 平成24年度目標(最終目標):

ロジックと超ワイドバスメモリ(ビット幅2k本以上、伝送能力100GB/sec以上)をインターポーザで相互接続した三次元積層SiPの試作・評価を行い、伝送能力や消費電力などの特性面における三次元積層の優位性を検証する。

超ワイドバスによる信号授受の開発の成果を活用して、更なる制御手法の改善検討と試作評価を行い、標準化を含めた展開の見通しを得る。


微紛体シリカ焼結絶縁層形成技術のTEG実装評価を行い、実用化の見通しを得る。



## 効果:

- ・超高バンド幅情報処理システムの基本構造の設計・DFT・DFM技術確立
- ・伝送エネルギーの大幅低減
- ・超低容量TSV適用による、高性能インターポーザーの実現


平成23年度目標:超ワイドバスメモリ構成ロジックSiPの評価結果に基づく耐ノイズ性と高速化の改良設計及びウェハ試作する。




チップ・パッケージ構造および樹脂基板を含めた協調設計を行い、SiP構造に組立、ロジックチップ内およびメモリーチップまでのディジーチェーンの接続を確認、抵抗値ばらつきも少なく、良好な接続特性を実現した。


#### SiP構成チップ概要

11277 27 27 27 27 27 27 27 27 27 27 27 27			
	Logic Chip	Memory Chip	Si-Interposer
チップ <sup>°</sup> サイス <sup>*</sup>	10x10 mm	10x10 mm	10x10 mm
設計ルール	9	0nm	350nm
配線層数	M7-C	u,M1-AL	M4-AI
チップ <sup>°</sup> 厚	50um	50um	50um
TSV径	20um	-	20um
TSV ピッチ	200um	-	50um
ビア形成	Via-Last	-	Via-Last
バンプ材(表)	SnAg/Cu	SnAg/Cu	Ni/Au
バンプ材(裏)	Ni/Au	-	Ni/Au
Underfill	Capillary		





メモリ部分はBIST、ワイドバス部はJTAG、制御回路等はSCANを用いたウェハ状態でのテストおよびSiP組立後でのテストを想定し、DFTを構成した。




ウェハ状態では、プローブカードでのテスト、SiP組立後はパフォーマンスボード・ノイズ評価ボードにてテストを実施し、組み込んだDFT回路にて、3D-SiP動作を確認した。


#### SiPテスト結果

ニっしタ	ウェハ状態		パッケージ状態	
テスト名	LCHIP	MCHIP	LCHIP	MCHIP
電源ショート	•	•	•	•
ピンリーク	•	•	•	_
IO Open/Short	•	•	•	_
チップ間IOループ	•	•	1	_
SCAN	•	•	•	•
MBIST	•	•	•	•
JTAG	1	-	•	•
コネクションテスト	1	1	•	•
PLL/DLL	•	•	•	•
貫通パス			•	•
ファンクション			•	•

テスター用 パプォーマンスホ\*ート\*




ノイス・評価ホート・



1<sup>st</sup> Generation 3D SiP

製造で不良となったI/Oをリダンダンシー技術を用いたI/O置換を実施した。18 I/O不良品にて評価した結果、 置換先不良および同一置換領域内2I/O不良を除いて、I/O不良の良品置換を確認した。



## 芝浦工業大学と共同研究 1st Generation 3D SiP

各チップ・樹脂基板のインピーダンスを測定し、3D-SiPのインピーダンスを算出した結果、80MHz近傍に反共振ピークがあることが分かった。3D-SiPのワイドバス・スイッチングノイズを実測したところ、75MHz動作が最も大きくなった。

Z Amplitude (Ohm) 各チップ・基板のインピーダンス 4096bit同時スイッチングノイズ周波数変化 Si Interposer Logic 1e3 Organic substrate (w/o Decap) **75 MHz 50 MHz** Organic substrate (w/ Decap) 100 10 42mV 28mV 0.1 1 23 1e-4 1e-3 10 20 Frequency (GHz) Total PDN impedances 100 MHz **200 MHz** PDN mpedance [ohms] 5 Interposer 25mV 32mV 0.01 1e-3 0.01 2 3 45 10 H: 10ns/div V: 20 mv/div 0.1 0.2

Frequency (GHz)

## 神戸大学と共同研究 2nd Generation 3D SiP

**SRAM** 

Si-IP

超ワイドバスの高速化や高機能化を組み込んだチップを新たに設計し、新機能も追加した。 構造面では、バンプ構成を変更し、実装親和性を高める施策を適用した。


#### 各チップの概要

	Logic Chip	Memory Chip	Si-Interposer
チップ <sup>°</sup> サイス <sup>*</sup>	10x10 mm	10x10 mm	10x10 mm
設計ルール		90nm	
配線層数	M7-Cu,M1-AL		
チップ <sup>°</sup> 厚	50um	50um	50um
TSV径	20um	-	20um
TSV ピッチ	200um	-	50um
ビア形成	Via-Last	-	Via-Last
バンプ材(表)	SnAg/Cu	Ni/Au	SnAg/Cu
バンプ材(裏)	Ni/Au	-	Ni/Au
Underfill	Capillary		

#### パッケージの概要

PKG Size	26x26mm
Ball Count	528
Ball Array	Area Array (25x25, Outside455+Inside72)
Ball Pitch	1.0mm
PKG Height	1.8mm typ(1.9mm Max)
SubstrateThickness	0.68m
Mold Thickness	0.67mm

#### SiPの構成



L2 L3 L4 L5 L6


L7

#### 2nd Generation 3D SiP

他WGも含めた協調設計ウェハの前工程試作が完了し、プローブ検査で良品を確認した。前世代品からの製造工程マージン拡大施策をフィードバック、バンプ工程でのPCM機能を追加し、試作を実施している。


#### ウェハプローブ試験結果

テスト名	ウェハ試験結果		
アヘト石	Logic	Si-IP	SRAM
電源ショート	PASS	PASS	PASS
ピンリーク	PASS	_	PASS
IO Open/Short	PASS	_	PASS
チップ間IOループ	PASS	_	PASS
SCAN	PASS	_	PASS
MBIST	_	_	PASS
PLL/DLL	PASS	_	PASS



109

平成23年度目標:TSV付Siインターポーザ等の超低容量TSVを低コストで実現する微紛体シリカ焼結絶縁層形成 技術の要素技術開発にめどをつけ、実用化に向けたTEG実装評価に着手する。




- ●超低容量のTSVを実現するには厚い絶縁層を形成する必要がある。
  - →膜厚2um~(CVD等の充填限界~2um)の絶縁膜形成技術
  - →広幅トレンチ部でもシームレス・ボイドレスの埋設特性
  - →異なるトレンチ幅の対応
  - →TSV近傍の応力を低減 前工程のディメンジョンではないため、後工程技術の展開を試行 (バンプ・TSVラインでの展開を考慮)


シリカ粉体(フィラー)によるTSV絶縁膜形成への適用を検討

#### 図1 微粉体シリカ絶縁層形成工程

材料物性の最適化を実施した。



#### 図2 微粉体シリカ絶縁層形成評価



111



## (3)-C 超ワイドバスSiP三次元集積化技術の研究開発

## 1. 超ワイドバスSiP構造の設計技術開発

- 超多ピンでのロジックとメモリ、及びシリコンインターポーザの相互接続を行う 三次元積層構造に於いて、各構成要素の製造・実装を行い、SiPデバイスを作成した。
- ・ 組み込んだテスト回路を用いて、ロジック・メモリおよびチップ間伝送など、各機能 を検証し、SiPとしての性能評価を実施した。
- テストで不良となったIOをリダンダンシー技術を用いてIO置換を実施し、置換先での IO動作を確認し、三次元SiPでのDFM技術を確立した。
- SiPデバイスの評価結果から、更なる高速化や機能特性を向上したチップを 設計し、ウェハ試作を実施した。

## 2. 微紛体シリカ焼結絶縁層形成技術の研究開発

- 微粉体シリカを用いてTSV絶縁層を形成する構造を設計し、工程を立案・策定した。
- 環状トレンチ溝幅2um~30umにシリカ埋設を適用し、粘度や粒径など 各種パラメータを評価、環状トレンチ溝幅と材料物性の最適化を実施した。



# 「多機能高密度三次元集積化技術」

- (3) 次世代三次元集積化の共通要素技術開発と設計基準策定
- <(3)-D デジアナ混載三次元集積化技術の研究開発>

技術研究組合超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 主查 鎌田忠






# 車載電子部品はまだまだ低価格化・低電力化・高性能化が必要

## 車載電子機器の動向

- 1.低価格化:新興国市場の台頭
  - ・低価格車中心市場 ⇒機能の絞り込み
  - 簡素な車両構造⇒電源環境の悪化への対応、 不要輻射の部品レベルでの低減
  - 熱帯/亜熱帯/多雨地域 ⇒耐高温多湿環境の向上、消費電力の低減
- 2.動力の多様化:電気自動車の台頭

実用的な走行距離の確保⇒極限の軽量化・低電力化


- 軽量化:重量部品の削減 = 小型化、熱ノノイズ対策部品の削減
- ・低電力化: 低電圧化、動作電圧制御、 高効率化(パワー素子)、レジュム機能(高速復帰)
- 3.機能安全への対応:運転支援装置・操舵系の制御から自動運転への挑戦
- ・致命的故障の回避⇒電源系の高信頼性化 電源回路の低インピーダンス化 接続信頼性の向上>ソリッドステートでの一体化、
- ・部品点数の削減 処理の多重化、多様化 高速不揮発性メモリ、異なる回路形式/部品/材料の併用





# 発熱・集積の制約・動作の安定性に課題がある

### 運転支援装置の例



高信頼性を要求されるシステム



優れた耐環境性が必要(低発熱・低ノイズ)

Siだけでは出来ないセンサーを多用する

1TOPS/W程度の処理能力が必要



現状の電子部品(半導体部品)の課題

- ・処理あたりの発熱が大きすぎる
- ・ワンチップのSiに集積出来なければリーゾナブルなコストにならない
- ・単独では安定的に動作しない(ex.パスコン、ヒートシンク)
- ⇒信頼性要求が比較的低く、付加価値の高い製品のみが実用化



## (3)-D デジアナ混載三次元集積化技術の研究開発

#### 研究開発テーマ

#### (3)-D/(1B1) 信号品質安定化(SI)技術・電源安定化(PI)技術の研究開発

デジアナ混載三次元画像センサモジュールの研究開発において、三次元集積化したLSIチップを車載環境で安定して動作させる、低インピーダンスで放熱の機能を持つインターポーザを開発する。

(3)-D/(1B2) インターポーザの評価·検査技術の研究開発


同三次元集積システムに内蔵される多電源回路の電源インピーダンスを低周波から数GHz帯域まで評価する。

(3)-D/(1C1) インターフェース仕様書の策定

同三次元集積システムの相互接続に関する機械的・電気的インターフェースを設定し、技術仕様書を策定する。

#### (3D1)デジアナ混載三次元要素技術開発

同三次元集積システムの要素技術開発を行う。システムは測距が可能な小型2眼画像センサモジュールで、CIS/CDS/ADC/IFチップのTSV接続積層SIP構造により、高速フレームレートで夜間感度を持ち、TSV型デカップリングキャパシタを配したSiインターポーザにより、安定的に動作可能となる。



## (3)-D デジアナ混載三次元集積化技術の研究開発



## 平成23年度目標:

最適な解析手法の選定や、実デバイスからの高精度な物理パラメータ抽出によるインターポーザの高精度設計手法と、デカップリング広帯域化技術を開発し、デジアナ混載回路・多電源化に対応したインターポーザの設計基盤技術の開発を行う。

画像処理システム(視覚支援システム等)に必要なデジアナ混載三次元要素技術開発の開発を行う。

## 平成24年度目標(最終目標):

画像処理システム(視覚支援システム等)に必要なデジアナ混載回路の三次元積層SiPの試作評価を行い、電源供給技術、高速信号伝送技術等の要素技術を開発し、技術仕様書を策定する。



## 効果

車載電子機器のおける3次元集積化の適用指針が明確になり実用化を加速する


- ①LSIの耐環境の高めるSiインターポーザの構造・設計指針・効果が明確になる
- ②機能実現に最適な半導体プロセスを使用しSIPを開発する際の設計フローが明確になる
- ③3次元LSIの2次実装方法(有機基板、レンズ等)の構造・設計指針・効果が明確になる
- ④ヘテロ積層を利用した自動車向け視覚支援システムのプロトタイプが得られる むろんこれらの効果は車載電子機器に限られた効果ではなく広く応用可能である




#### (3)-D/(1B1) 信号品質安定化(SI)技術・電源安定化(PI)技術の研究開発


本研究では、三次元集積化したLSIチップを車載環境で安定して動作させる、低インピーダンスで放熱の機能を持つSiインターポーザを 開発する。デジアナ混載三次元画像センサモジュールに相互干渉の無い安定した多電源の供給が必要であるため、TSV型デカップリン グキャパシタを配したSiインターポーザをプロセスと整合した構造で開発する。


- ①TSV型デカップリングキャパシタの構造設計とTEG試作評価
  - キャパシタ16個並列構造のTEGの目標容量52pF・耐圧100V以上に対し、60V・33pFを確認。
  - ・目標値に対しやや下回ったが、これは誘電体の膜厚の最適化で調整可能な範囲である。
  - ・この結果から、今回のSiインターポーザに70nF程度のデカップリングキャパシタを内蔵可能で あることを実証出来たため、その設計を実施した。




<デカップリングキャパシタ構造>







<TEG試作結果>



特性	狙い値	結果
耐圧[V]	>100	60
容量[pF/個]	53	33


<TEG測定結果>




#### (3)-D/(1B1) 信号品質安定化(SI)技術・電源安定化(PI)技術の研究開発

②三次元画像センサモジュールに適用するTSV型デカップリングキャパシタチップとSiインターポーザの製作

## TEG評価結果に基づきデカップリングキャパシタとSiインターポーザ設計・試作を行った






(a) デカップリングキャパシタ

(b)Siインターポーザ

<三次元画像センサモジュール用デカップリングキャパシタとSiインターポーザ> (明星大学との共同研究)

合わせてSiインタポーザと2次実装基板との接合方式についても検討し予備実験を行った。

実装後の接合部



✓接続温度 : Max 180°C

√接続高さネライ: 180um

√ボール径ネライ: ≤ 300um

✓接合不可の場合は、SACボール の代わりにSnBiボールを検討









#### (3)-D/(1B1) 信号品質安定化(SI)技術・電源安定化(PI)技術の研究開発

#### ③三次元画像センサモジュールに適用する2次実装基板の製作

# TEG評価の結果コプラナリティは最大40 µ m・熱抵抗は最小0.3℃/W ⇒この情報を基に基板設計を実施中



評価用有機基板の構造






構造評価TEG

	A B		C	
構造	PALAP VIII ANVIII	AIN	10×10×0.72t	
有機基板 Via	T/B=150/100um	-	Cuコイン	
AlN Via	□4.5mm	□4.5mm	□4.5mm	

放熱シミュレーション用TEGパタン




熱抵抗の測定結果

本研究では、三次元集積システムに内蔵されるアナログ回路及びデジタル回路用の多電源回路電源インピーダンスを低周波から数GHz帯域の高周波領域まで評価を行う。

①デカップリングキャパシタ入りのSiインターポーザの電源インピーダンスのシュミュレーション評価

(明星大学・産総研との共同研究)

## 5GHzで1.2Ω以下・共振無しという効果をシュミュレーションで確認した [設計目標達成]




<I/Fチップ(左)、ADCチップ(右)に対する電源インピーダンス低減の効果>

デカップリングキャパシタ有り/無しの差は歴然であり、200  $\mu$  mピッチと400  $\mu$  mピッチの高周波部分は変わらないが、400  $\mu$  mは低周波で共振モードが現れているため、峡ピッチTSVの効果が伺える結果となった。

②評価用有機基板を含めた電源相互のクロスカップリングのシュミュレーション評価 (明星大学・産総研との共同研究)

## 評価用有機基板の電源配線設計もシミュレーションし問題なし

評価用有機基板上では多電源のグランドを区別することは配線引き回し上複雑であり、グランド間のEMCによるバイアス発生の原因になる可能性がある。さらに最終的に多電源も5V単一電源に集約されることから、グランドは評価用有機基板上で集約することとなる。この2点から、相互Cross Couplingが懸念されるI/F1.2VおよびADC Digital1.0Vのシミュレーションを行い問題が無いか確認した。







## (3)-D/(1C1) インターフェース仕様書の策定

(明星大学・東北大学との共同研究)

## CIS/CDS/ADC/IFの4チップを結線し、Siインターポーザに対するインターフュースを規定した





IFチップ上に現れているピン名称と番号アサイメント





## 車載電子機器の3次元集積化応用例として 6種10チップを積層した三次元画像センサモジュールを開発する

デジアナ混載三次元画像センサモジュールの要素技術開発を行う。システムは測 距が可能な小型2眼画像センサモジュールで、CIS/CDS/ADC/IFチップの TSV接続積層SIP構造により、高速フレームレートで夜間感度を持ち、TSV型デ カップリングキャパシタを配したSiインターポーザにより、安定的に動作可能となる。

#### 特徴

- ・小型: 小型ながらステレオ構造も持ち立体視による測距が可能
- ・耐環境性:インターポーザの工夫により悪い電源環境での動作を保障
- ・暗視:3次元化によるダイナミックレンジの拡大とヘテロ積層で赤外感度を持つ
- ・高速:256画素単位の並列動作で1200fpsを実現







①三次元画像センサモジュールチップ[CIS]の単体のパッケージングサンプル評価

(東北大学との共同研究)

## 読み出し動作・分校特性・電化保持特性などを測定し所定の性能を満足していることを確認した




画素ブロック 毎の 出力波形




1ブロックの画素を左上から水平に順次走査して出力した波形を取得

5mm**■**180 nm6層Al

TSMC 0.18UM LOGIC 1P6M SALICIDE







②三次元画像センサモジュールチップ[CDS]の単体のパッケージングサンプル評価


(東北大学との共同研究)


## 誤差±1%以下と所定の性能を満足していることを確認した



5mm■180 nm6層Al TSMC 0.18UM LOGIC 1P6M SALICIDE








# ③三次元画像センサモジュールチップ[ADC]の単体のパッケージングサンプル評価

(東北大学との共同研究)

# 100 µ m■と小型で4MS/s,ENOB7.28bit(@85°C)と所定の性能を満足していることを確認した




5mm■90 nm9層Cu+Al TSMC 90NM CMOS LOGIC(CLN90) 1P9M2XTM


## 測定結果: DNL 85 ℃ 25 ℃ 4 3 $0^{\circ}$ C $\mathbf{LSB}_0$ -2 -3 128 192 256 320 384 448 512 **Digital Code**


Ds:取得データ





## 周波数特性FFTの結果





(隣接ブロックサイン波あり)


テクノロジ	90nm 1P9M CMOS
分解能	9 bit
変換レート	4 MS/s (最大)
入力レンジ	0.6 V <sub>PP</sub>
電源電圧	1.0V
消費電力	381 μW
INL	-2.67/3.93 LSB
DNL	-1.33/1.97 LSB
SINAD	45.6 dB
ENOB	7.28 bit
回路面積 (1個当たり)	100×100 μm <sup>2</sup>

127


④三次元画像センサモジュールチップ[I/Fチップ]の単体のパッケージングサンプル評価

(明星大学との共同研究)

## 通常動作、テストモード、各部スキューを測定し所定の性能を満足していることを確認した




テストモードでの 動作検証結果




5mm■130 nm8層Cu+Al

TSMC 0.13UM CMOS LOGICCL013LV

それぞれのチップの単体での動作を確認したので積層中 ⇒今後積層後の動作検証を行う(下図)










平成23年度 研究開発成果4-6

## ⑤三次元画像センサモジュールチップの組み立て

(東北大学との共同研究)

## 予備実験から抽出した下記13項目に着目しTEGにて条件を確認しながら組み立て中



- 1. CMPによるチップ表面の平坦化
- 2. 支持基板へのチップ貼り付けと接着強度評価
- 3. Si 基板のCMP
- 4. Si 基板裏面からのSi 深溝形成
- 5. Si 深溝への酸化膜ライナー形成
- 6. Si 深溝へのパリアメタル (Ta, Ti) 形成
- 7. Si 深溝へのCuシード層形成
- 8. Si 深溝へのCuメッキ

- 9. CuメッキによるCu-TSV/Cu-Snマイクロバンプの同時形成
- 10. 下層チップの表面平坦化とCu-Snマイクロバンプ形成
- 11. 下層チップへの上層チップ(TSV付)張り合わせ
- 12. 張り合わせ後の上層チップからの支持基板剥離
- 13. チップ表面へのCu-Snマイクロバンプ形成

#### 抽出した着目点




着目点5. Si 深溝への酸化膜ライナー形成

(東北大学との共同研究)

## 350℃O3-TEOSで行う事で、ステップカバレッジも問題なく形成出来た

# P-TEOS SiO₂とO₃-TEOS SiO₂のステップカバレッジ比較 成膜温度350℃



ビア寸法		$\phi$ 5 $\mu$ m, 深さ 33 $\mu$ m	Ф5 μm, 深さ 38 μm
^	表面 (nm)	791	253
絶縁膜厚さ ビア底部 の側壁 (nn	ビア底部 の側壁 (nm)	242	164
ステップカバ	ベレッジ (%)	30.6	64.8



着目点7. Si 深溝へのCuシード層形成

着目点8. Si 深溝へのCuメッキ


着目点9. CuメッキによるCu-TSV/Cu-Snマイクロバンプの同時形成

着目点10. 下層チップの表面平坦化とCu-Snマイクロバンプ形成

(東北大学との共同研究)

# チップ下部バンプをTSVと同時形成するのは困難で、ボトムアップメッキ+Cu CMP後とした

## Target 接合構造



当初案


Cu電解メッキでビア埋め込みとマイクロバンプ形成の一括形成 ⇒結果: Cuが>5umに異常成長してしまい旨くいかない

対策:一括形成は止め①ボトムアップメッキと②メッキ後Cu CMP


に工程を分離する。⇒結果:問題なし

Cu(3um) Sn(2um)

**Epoxy Bump** 



ボトムアップメッキ後断面 無電解 Pd工程3回 +Cu 500nm, 電解 Cu 20min)



Cu CMP後断面

Cu CMP 80min Over CMP 68minで SiO2残膜 130nm (初期300nm)





着目点13. チップ表面へのCu-Snマイクロバンプ形成

(東北大学との共同研究)

## 必要な高さが取れる条件が確認できCDSチップを加工した

## CDSチップのAIパッド上のマイクロバンプ形成





平面図

断面図

- P-TEOS: 100nm

-パタン形成:溶射(チップ厚 300um) & 硬化 (130℃, 10分)

-コンタクトエッチング時間:110分

-バンプ形成 Cu (5um) / Sn (1.5um)





- 1. 実施計画に従い、残課題を解決し現行の試作品の組立を完了し、評価を行う
- 2. 新規項目を追加した改良サンプルを設計し、試作・組立・評価を行う

#### 24年度新規改良項目

(3)-D/(1B1) 信号品質安定化(SI)技術・電源安定化(PI)技術の研究開発

(3D1)-3 TSV型デカップリングキャパシタを配したSiインターポーザの開発

改良テーマ1: De-Cap一体化Siインターポーザの開発

狙い: De-Cap一体化による部品点数削減

(3D1)-4 自動車用運転支援画像処理システムに最適な低消費電力回路構成の開発

改良テーマ2: 高速版IFチップ(明星大学)

狙い: キャリヤリユーズの考え方を応用によるSI・PIの改善による高速化・低消費電力化

(3D1) デジアナ混載三次元要素技術開発

(3D1)-1 自動車用運転支援画像処理システムの要素技術開発

改良テーマ3:システム小型化

狙い:3次元実装有機基板と組み合わせイメージャだけでなくシステム全体を小型化する

(3D1)-2 TSV接続によるデジアナ混載(画像センサ/CDS/ADC/IF)積層構造の実現

改良テーマ4:異種半導体積層技術の開発(東北大学)


狙い: GeもしくはInGaAs積層した3次元近赤外イメージセンサの実現



### (3)-D デジアナ混載三次元集積化技術の研究開発

#### 自動車の運転支援(視覚支援)装置への応用イメージ

### 小型ステレオ・赤外(IR)検出・高速性を生かした応用が考えられる









TEG評価により今回のSiインターポーザに70nF程度のデカップリングキャパシタを 集積出来ることを確認し、設計製造を行った。合わせて2次実装基板の放熱を含む 構造をTEG評価から決定し、設計中である。

- (3)-D/(1B2) インターポーザの評価・検査技術の研究開発 Siインターポーザのデカップリングキャパシタの効果と、次実装基板も含めた複数電 源間の干渉をSIMにて確認し、設計に反映した。
- (3)-D/(1C1) インターフェース仕様書の策定 三次元画像センサモジュールのチップ間の相互接続設計を行った。
- (3D1)デジアナ混載三次元要素技術開発

.0/83

三次元画像センサモジュールの構成部品である①CIS②CDS③ADC④IFチップの背設計・試作・評価を行い、単体での動作を確認した。ヘテロC2C積層のプロセスフローを考案し、TEG評価にて課題を分析し対策を立てながら、上4チップのC2C積層を実施中である。



# 「多機能高密度三次元集積化技術」

- (3) 次世代三次元集積化の共通要素技術開発と設計基準策定
- く(3)-E ヘテロジーニアス三次元集積化技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 主查 中澤文彦




### スマートフォンの広がりにより、通信容量が拡大 ⇒LTEが普及し通信バンド数が増えている 現在29バンド



増大するバンド数に対応する、超小形のマルチバンドRFフロントエンドが必用








### 携帯端末のマルチバンドRFフロントエンド

現在:固定フィルタの二次元集積 将来:可変フィルタの三次元集積





### (3E1) ヘテロジーニアス三次元集積化技術の研究開発

### (1) 三次元集積RFモジュール

次世代携帯端末用RFモジュール実現を目指して、LTCCウエハーに直接 MEMSを形成する可変フィルタと、低動作電圧で信頼性に優れたMEMSス イッチとこれらを制御するICを積層して、三次元集積RFモジュールを開発する。

### (2)MEMS可変フィルタ

三次元集積RFモジュールの構成要素として、独自のLTCCウエハーに直接 MEMSを形成する技術を用いて低損失で遮断特性に優れたチップを開発する。

### (3)MEMSスイッチ

三次元集積RFモジュールの構成要素として、低動作電圧で高い動作信頼性のMEMSスイッチを開発する。 並行して小形、低背化のためのWLP技術を開発する。有望なアプリケーションである可変周波数アンテナへ適用し、その有効性を評価する。




### (3)-E ヘテロジーニアス三次元集積化技術の研究開発

### 平成23年度目標:

ヘテロジーニアス三次元集積化のための異種ウエハーチップ試作と動作検証、およびWLP試作と評価を行う。

### 平成24年度目標(最終目標):


ヘテロジーニアス集積化を想定したインターポーザ、WLP(ウェハレベルパッケージ)技術の三次元集積化における有効性を示す。



### 効果:

シリコン以外の異種ウエハーを用いることにより、シリコンでは実現できない性能を持つチップを実現できる。また次世代の携帯端末用RFモジュール実現のための要素技術として異種チップを三次元集積IC化する技術が開発できる。

■MEMS on LTCC技術を用いる三次元集積RFモジュール技術 LTCCフィルタ、MEMSスイッチ、駆動ICによる集積モジュールを設計した。



■MEMS可変フィルタの回路設計及び電磁界シミュレーション
小形、低挿入損の独自の可変フィルタ構成を考案し、デバイスを設計した。

### ■MEMS可変フィルタチップ試作

MEMS on LTCC 技術にて、インダクタ、キャパ゚シタ、をLTCCウェハに直接形成した。



### ■MEMS可変フィルタチップ試作

成果	従来の性能 (UCSD)	今期の成果
フィルタ中心周波数と	不可	
通過帯域の同   時調整 		Soll Was solling
可変範囲	1.56-2.48GHz	1.7-2.8GHz (世界トップ)
急峻性	Shape factor >3.5	Shape factor =1.8−2 (世界トップ)
挿入損失	1.92-2.22dB	1.9−2.9dB (トップクラス)
サイズ	50mm <sup>2</sup>	16.9mm <sup>2</sup> (世界最小)




#### (3E1) ヘテロジーニアス三次元集積化技術の研究開発

### ■低動作電圧、高信頼性のMEMSスイッチ


- ■駆動電圧を低減 静電アクチュエータ⇒PZT圧電アクチュエータへ、 60V⇒15V
- ■開閉寿命


アクチュエータ寿命:100億回

接点寿命:1億回




圧電駆動型MEMSスイッチの構造 金 チップサイズ: 1.4×0.9mm **Φ5μ** m








### ■高周波特性に優れるセラミックキャップを用いるWLP技術

Au微粒子をシール材兼端子導通バンプとして MEMSウェハとLTCCキャップウェハを加熱加圧接合












(3E1) ヘテロジーニアス三次元集積化技術の研究開発

### ■セラミックWLP MEMSスイッチ

- 小型低背化を実現 体積比で1/5以下
- 挿入損失を低減 6GHzでの損失を1.2dBから0.5dBに


### ■MEMSスイッチベンチマーク


■ 開閉寿命の報告を行なっている中では素子サイズ、駆動電圧が最小



### ■MEMSスイッチ評価用アンテナ技術

- ■電波放射長をスイッチで切り替える 可変アンテナ方式を考案。
- ■50×10×2mmのアンテナを試作、 要求帯域にて-6dB以下の性能を確認。









#### (3E1) ヘテロジーニアス三次元集積化技術の研究開発

### ■試作したCMOSドライバIC

- ・三次元集積モジュール用ICを試作した。
  - ■昇圧DO/DOコンバータ(チャージポンプ)
  - ■CLK、DATA、WRITE の3入力を使用したシリアルコントロール
  - ■8つの出力ポート

### IC外観(3.4×2.4mm)









### (3E1) ヘテロジーニアス三次元集積化技術の研究開発

- 次世代マルチバンドRFフロントエンド実現を目指し、高周波特 性に優れたLTCCをウエハーとするチップを用いた三次元集積 化モジュールの開発を行なう。
- デモンストレーションデバイスはLTCCのMEMS可変フィルタ、 MEMSスイッチ、制御ICで構成される三次元集積モジュール。
- LTCCのMEMS可変フィルタチップは設計・試作を行い、中心周 波数可変性能、帯域幅可変性能を確認。
- MEMSスイッチは低動作電圧化と開閉回数1億回を確認。WL P技術も開発し、1/5の体積と挿入損の低減を実現。周波数 可変アンテナに実装して周波数可変性能を確認。
- CMOS制御ICを試作。