

「多機能高密度三次元集積化技術」 (3)次世代三次元集積化の共通要素技術開発と設計基準策定 <(3)-B 3Dインテグレーション技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 3Dインテグレーション技術WG 主査 武田健一

154



(3)-B 3Dインテグレーション技術の研究開発

【背景】 【必要性】 実世界とITとの融合による安全・安心な世界 大幅な高性能化が期待できるTSVを 用いた次世代3D-SiP技術が必要 日々生成される膨大なデータの収集・伝送・解析を TSV 微細バンプ 支えるシステムレベルの高性能化 Si (貫通ビア) →広帯域.低消費電力.小型デバイス S モバイルデータ処理 大規模データ処理 低電力・広帯域ネットワーク 小型・低電力 高速無線通信 低電力・高速データ処理 Si 【従来型SiPとの比較】 低負荷,低遅延,低レイ 長所 実世界モニタリング テンシ,高密度接続 センサ等異種機能複合 小型・低電力 高コスト 課題 標準モデルの欠如

March 8, 2013 ©2013 Association of Super-Advanced Electronics Technologies

155

背景と必要性



課題:TSV電気モデル,高信頼度化設計仕様の欠如
 三次元集積化要素技術の未確立
 解決法:プロセス,回路連携による技術開発,標準仕様作成,ライブラリ化・要素プロセス技術(接合・封止,ビアラスト型低容量TSV)・要素回路技術(通信・同期方式,電源,テスト,救済方式)



March 8, 2013 ©2013 Association of Super-Advanced Electronics Technologies

156

課題





(3B1) 三次元集積化要素回路技術の開発

(1) 要素回路技術、方式の開発

TSVの電気特性のモデル化、信頼性設計およびレイアウト仕様の策定、積層チップに適した 通信回路方式、電源ノイズを対策する電源回路方式、TSVのテスト・救済方式、積層チップ間 同期方式等を開発する。

(2) 要素回路搭載チップの設計

これらの技術を構築するため、要素回路を搭載したチップの設計を行う。 TSVの電気特性は周波数依存性や電圧依存性を持つことからこれらを考慮したモデルが 取得できるよう設計を進める。

(3) 電源安定化回路技術の開発

TSVを用いて複数チップを縦積み実装した際に生ずる寄生電源インピーダンスに起因する パワーインテグリティの劣化など、三次元集積固有の問題解決のための電源安定化を実現する 回路技術を開発する。<*東京大学生産技術研究所桜井貴康教授・高宮真准教授研究室*>

(4) TSVのテスト・救済方式、積層チップ間同期方式の開発

三次元再構成可能モジュール利用上の知見に基づいて解析を行うことにより、本プロジェクトの 目標仕様に即したTSVのテスト・救済方式、積層チップ間同期方式を開発し、設計指針を得る。 また、要素回路技術の構築に際しては、トランジスタ特性ばらつきの大規模統計解析手法の 適用を検討する。

<東北大学 未来科学技術共同研究センター 大見忠弘客員教授・宮本准教授研究室>



(3B2) 三次元集積化要素プロセス技術の開発

(1) ウェハレベル三次元集積化基本技術の開発

次世代三次元集積化共通要素技術として、200mm径以上のウェハを用いたウェハレベルの三次元集積化基本プロセス技術を開発する。基本プロセス技術として、「ウェハ貼り合わせ技術」、「薄化ウェハへの裏面ビアラストTSV形成技術」、「バンプ保護技術」を開発する。

(2) 3 層以上のウェハ積層が可能な三次元集積化技術の開発

これらの要素技術を組み合わせて、3層以上の積層に対応したウェハレベル三次元集積化 を可能にするプロセス工程基準、レイアウト基準を策定する。





159

平成24年度目標(最終目標):基本計画

TSVをはじめとする共通要素に関わる設計基準・レイアウト基準・プロセス工程基準を プロジェクトの標準的仕様として策定しライブラリ化する。



効果:

三次元集積化に関わる、プロセス・レイアウト・設計に関する標準的なライブラリを確立する ことで、迅速・効率的な次世代三次元積層SiPの設計・試作が可能となり、関連技術の競争 力向上に寄与する。



■相乗りシャトル(統合ES#2)を用いた2プラットフォーム開発

・3Dインテグレーション・プラットフォームとして、短TATで実装可能なC2C技術と優れた 電気特性が期待できるW2W技術を開発。開発フェーズ、用途に応じて使い分けを実施。

	C2C	W2W	
特徴	・実績のあるプロセ ス技術 ・短TAT実装 ・チップ積層数可変	・プロセス開発必要 ・優れた電気特性	
TSV寸法	径20µm,長さ 50µm ピッチ50.4µm	径8µm, 長さ 25µm ピッチ25.2µm	
用途	 ・各種の先行評価 ・多層積層の影響評価など 	・優れた電気特性の 取得を目指した本体 試作・評価	



160

相乗りシャトルのフロアプラン



▶ (3B2) 三次元集積化要素プロセス技術の開発

研究開発成果2-1

161

■C2Cプラットフォームを用いた試作例(4層積層) ・Siインターポーザー+デバイスチップ4層を積層し、トランジスタ動作を確認。C2C技術

に関する、レイアウト基準、プロセス基準を策定。





(c) 断面SEM写真(拡大)

(3)-B 3Dインテグレーション技術の研究開発



162

■W2Wプラットフォーム向けプロセス基準,開発技術



(3)-B 3Dインテグレーション技術の研究開発



■W2Wハイブリッド接合向け接合面クリーニング技術 ・ハイブリッドウェハ接合の接合前クリーニング処理として, 水素ラジカル処理を導入する ことで, 良好なCu接合と高接着な樹脂接合を両立。



(3)-B 3Dインテグレーション技術の研究開発

March 8, 2013 ©2013 Association of Super-Advanced Electronics Technologies

研究開発成果2-3





■W2W向けCu/Low-k対応ビアラストTSV形成技術

・Cu/Low-k配線対応のビアラスト型TSV形成プロセスを構築。Cu配線とTSVの良好な 電気的接続を確認。



(3)-B 3Dインテグレーション技術の研究開発



■ウェハ3層積層技術

・300mmウェハを用いた3層積層により、プロセス基準、レイアウト基準の有効性を確認。



(3)-B 3Dインテグレーション技術の研究開発



■デバイスウェハを用いた3層積層 提案プロセスをデバイスウェハに適応し、3層積層チップ(デバイス2層+Si-IP1層)を作 成。有機IPに実装し、デバイス動作を確認。





完成したデバイス付き3層積層ウェハと その断面写真



166

研究開発成果2-6

有機IPに実装した積層チップと断面



(3B2) 三次元集積化要素プロセス技術の開発

研究開発成果2-6

167

積層構造のX線CTデモンストレーション(動画)



■TSVレイアウトライブラリ策定

・C2CおよびW2WプロセスにおけるTSVレイアウト仕様策定し、ライブラリ化。配線層3-6層 をユーザに解放し、セルサイズを標準セルのピッチと合わせることで回路領域に配置可



TSVレイアウトの寸法(um)

積層方式	TSVΦ	下部電極幅	アライメントマージン	上部開口幅	上部電極幅	TSVピッチ
W2W	10	20	5	10	20	25.2
C2C	20	30	5	20	30	50.4

(3)-B 3Dインテグレーション技術の研究開発



研究開発成果3-1

■通信回路技術およびTSV電気モデル取得

・積層チップに適した通信回路および貫通ビア構造の開発により、W2W積層で世界最高 水準の電力あたりの伝送レート実現。TSV電気特性モデル定義し取得



©2013 Association of Super-Advanced Electronics Technologies March 8, 2013



研究開発成果3-2

■チップ間同期回路(東北大との共同実施)

・プロセスバラツキや電圧変動によりチップ間で生じるクロックスキュー低減のため、積層 チップ間同期回路開発。実測によりチップ層間クロックスキューを60%削減



(3)-B 3Dインテグレーション技術の研究開発





171

■信頼性評価

- リングオシレータを用いて複数サンプルでKOZ(Keep Out Zone)評価 C2Cでは2umの距離で1%以下の速度変動を観測 W2Wでは速度変動はなし
- ・現状の設計ルールでは5umのマージン(アライメント制約)であり、トランジスタ特性への 影響は考慮不要(ビアラスト型低応カプロセス)



(3)-B 3Dインテグレーション技術の研究開発





(3B2) まとめ

- プロジェクト標準プラットフォームとして, W2W, C2Cの2種類の三次元集積化プロセスを構築し, 関連するレイアウト基準, プロセス工程基準を策定し, デバイスウェハを用いて, 各基準の有用性を確認した。
- ■Cuハイブリッド接合において、Cuバンプ面に硫黄起因の界面層が生じ,接合性を低下させることを見いだした。この対策として,水素ラジカルを用いた前処理が有効であることを確認した。
- ■薄化ウェハに対応したビアラスト型TSV形成技術を開発した。さらにCu/Low-k 配線構造に適用し、TSVとCu配線の良好な電気的接続を確認した。
- ■上記プロセスを用いて、デバイスウェハの3層ウェハ積層を実施し、デバイス動作、回路動作を確認した。作成した積層LSIを用いて、バンプ・TSVの基本的な電気特性を取得した。

173

まとめ





(3B1) まとめ

- ■標準セル回路内への配置が可能なTSVセルをC2CおよびW2Wプロセス向けに それぞれ開発し、ライブラリ化した。
- ■積層チップに適した通信回路および貫通ビア構造の開発により、W2W積層で世 界最高水準の単位電力あたりの伝送レート実現した。また周波数や電圧依存性 を考慮したTSV電気特性モデルを定義し、TEGの設計評価により取得した。
- ■プロセスバラツキや電圧変動によりチップ間で生じるクロックスキュー低減のため積層チップ間同期回路開発し、チップ層間クロックスキューを60%削減できることをW2W積層チップの実測により確認した。
- ■信頼性に関しては、リングオシレータを用いてKOZを評価し、現状の設計ルール (5umマージン)では、トランジスタ特性に影響が無いことを明らかにした。
- ■積層チップ電源ノイズ解決のためDC-DCコンバータの最上チップ配置方式を提 案・設計し、IRノイズを約4分の1に低減できることを実測で確認した。



「多機能高密度三次元集積化技術」 (2)次世代三次元集積化のための評価解析技術の研究開発 <(2)-B 熱・積層接合技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 熱·積層接合技術WG 主查 山田文明 175



今後、電子機器で要求される半導体の消費電力および信号伝送速度が増大

 ■システム規模増大を制約しない許容電力の増大 :5W → 20W~
 ■三次元積層大容量高速信号伝送 :多ピン並列接続による低消費電力化



これら要求に応える次世代三次元集積化基盤技術 として、以下の技術開発が必要

①小型・薄型かつ静音性を要求される条件下においても、 <u>20W/1cm² 程度</u>の発熱量を許容する3D SiP チッフ[®]積層構造、材 料、冷却方式の開発

②マクロレベル以上での接続を想定すると>10 µ ピッチでの接続が必要

⇒ プロジェクトでの目標を以下のように設定した **接合バンプ径5μm以下**

エリアペナルティーを 1% とすると、

<u>接続バンプ数10K/1cm²以上</u>

上記、チップ間を接続する技術、およびその信頼性を評価する 技術の開発



176

背景と必要性



** IBM J R&D -2006, A. W. Topol et al.,

(2)-B熱·積層接合技術の研究開発





【熱】

- 三次元チップ積層構造の熱伝導パラメータと設計指針の欠如
- 三次元積層イメージセンサーの車載デバイスへの適用課題
 - チップ間の熱伝導を増大させるためのアンダーフィル、サーマルバンプの配置設計指針未開発
 - 高い車内環境温度と、イメージセンサーの低いTjに起因する、非常に小さな 温度勾配での放熱構造の設計が必要

【積層接合技術】

- 微細接合の課題
 - 微細バンプ接合のアライメント精度の向上
 - 狭ピッチ接合時のブリッジング
- 自動車用アプリケーションで実施する低温ハンダ接合技術
- 低ストレス、高信頼性接合構造の課題
 - 接合バンプの構造と組成の最適化
 - 機械応力、変形に関するシミュレーションと評価技術
- 内部微細欠陥の非破壊観測、評価技術

(2)-B熱·積層接合技術の研究開発



(2)-B 熱·積層接合技術の研究開発



- (2B1)-1 微小・極薄積層構造体における高精度熱特性評価 技術の開発
- ・ 微小・極薄積層構造体における高精度熱特性評価技術の
 開発
- ・小型・高効率冷却システムの開発
- 高熱伝導材料の評価
 高温環境下での放熱冷却構造の研究開発

TEG 作成・評価、熱シミュレーション等に関しては、東北大 学未来科学技術共同研究センター 小柳・田中研究室、富 山県立大機械工学科 石塚研究室と共同実施する。



(2B1)-2 積層接合評価解析技術の研究開発

- ・ 微細積層接合技術・構造・材料・プロセスおよび評価技術開発
- ・ 微細接合部評価技術の研究
- ・ 微細接合部の接合信頼性評価技術の開発
- ・最適設計指標・設計ルールの策定と提案
- ・ 自動車用アプリケーションを想定した積層技術開発
- TEG 作成・評価、応力シミュレーション等に関して、京都大学工学 研究科 宮崎研究室、東北大学未来科学技術共同研究センター 小柳・田中研究室、と共同実施する。





「 (2)-B 熱・積層接合技術の研究開発



平成24年度目標(最終目標):

- ・一つの三次元積層SiPあたり20W以上の発熱に対応する放熱構造の評価解析技術を 開発する。
- ・自動車内を想定した高温環境下での放熱冷却構造の最適化設計と、評価解析技術の 開発を行い放熱設計技術仕様書を策定する。
- ・自動車内積層接合評価解析技術を開発し、積層接合技術仕様書を策定する。



効果:

益々進むデバイスの発熱量の増加や微細多接合化が必要な三次元SiPの実現に向けた 構造設計や材料開発、プロセス開発をするための評価インフラが整備され、製品展開を 容易にする基盤が構築される。

(2)-B 熱·積層接合技術の研究開発



▲ (2B1)-1 熱評価および放熱対策技術の研究開発

研究開発成果1-1

180

高温環境下での放熱冷却構造の研究開発(1/4) 自動車内を想定した高温環境下での放熱冷却構造の最適化設計と、評価解析技術 開発を行う。

Siインターポーザ周辺部からの冷却構造を考案し、レンズ系を含めた統合設計を提案冷却性能評価実施

要求仕様

- 画像センサの発熱量2Wmax. × 2、Tjmax. =85℃、Tambient=65℃
- 三次元画像センサ上面からの冷却不可⇒ Si IP 周辺部からの放熱構造



(2)-B 熱·積層接合技術の研究開発



高温環境下での放熱冷却構造の研究開発(2/4)

冷却系の温度勾配配分の検討



2013

(2)−B 熱•積層接合技術の研究開発

©2013 Association of Super-Advanced Electronics Technologies



研究開発成果1-3

■高温環境下での放熱冷却構造の研究開発(3/4)

積層チップ内の熱伝導向上のために、サーマルバンプの必要密度の指標を提案

■三次元積層の下面から放熱する場合、下の層間(ADC~インターフェース~Si インターポーザ)のバンプ密度を 高く(フルアレー)にすることによってチップ間温度差(DT)を低下することができる (ΔT = 10℃を達成)



(2)-B 熱·積層接合技術の研究開発



■ 高温環境下での放熱冷却構造の研究開発 (4/4)

Siインターポーザ周辺部からヒートパイプを用いた冷却方法を試作検討 各センサチップ2 W発熱時に、三次元画像センサ下面温度上昇を約11 ℃に抑制可能



(2)-B 熱·積層接合技術の研究開発





- ・ 微細積層接合技術・構造・材料・プロセスおよび評価技術開発
 - 微細バンプ接合材料と構造の検討
 - 検討した構造でのエレクトロ・マイグレーション検討
 - 三次元多層一括接合の検討
- 10 µ mピッチ・5 µ mはんだバンプの高精度接合に成功
- · SEM-DICM(SEM-デジタル画像相関法)による、微細バンプのストレス測定手法
- · 3D インテグレーション技術の研究開発
 - 検討したバンプ構造による C2C 4層積層
- デジアナ混載三次元集積化技術の研究開発
 - 低温はんだ接合によるプロセスフローの検討
 - 低温はんだ接合のための微細バンプ形成方法の検討



185

■ 微細積層接合技術・構造・材料・プロセスおよび評価技術開発(1/4)

接合評価用TEGの組立試作を行い、バンプ径5μm以下、接続バンプ数10,000個以上の 高信頼性チップ間接続技術開発を行う。同時に温度サイクル試験、高温保存試験、高温 高湿バイアステスト(エレクトロマイグレーション評価)等の加速試験による信頼性評価技術を 開発し、次世代三次元積層SiPを実現する接合バンプ構造と最適接合条件を提案する。

接合材料および接合方法の選択方針およびベース評価へ向けての選択結果

- 接合構造として、UBM Cu Piller はんだを採用
- 微細バンプ接合の場合、Cu Piller とはんだの間にNi バリア層を設ける

Silicon BEOL側	Bulk Silicon側	微細化対 応	接合部安 定性	低加重接 合	材料⊐ス ト	バンプ形 成 Takt	接合 Takt	装置化
Au	Au	Δ	0	0	0	Ø	O	Ø
Au(stad)	はんだ	Δ	×	Ø	0	Δ	0	Ø
Au	ACF on Au pad	Δ	Δ	Ø	Δ	Ø	0	Ø
UBM+はんだ(bump)	Cu	Δ	0	O	O	O	0	O
UBM+Cu pillar+はんだ	Au+Ni+Cu	0	0	Ø	Ø	Ø	0	Ø
UBM+Cu pillar+Ni+はんだ	Au+Ni+Cu	0	0	Ø	Ø	Ø	0	Ø
Cu	Cu	O	0	×	Ø	Ø	×	×

(2)-B熱·積層接合技術の研究開発



| 微細積層接合技術・構造・材料・プロセスおよび評価技術開発(2/4)

微細接合バンプ構造としてCu ピラーーNiバリアーはんだ が最適

• 接合の前のウエットバック(接合プロセスをはんだを溶融して丸くし、接合過程で欠陥の発生を抑える)処理のとき、融点が高い化合物合金(IMC:Inter Metallic Compound)を生成

- 高融点のIMCがバンプ表面近くに達すると、接合温度を高くする必要
- Cu-SnのIMC は生成速度が速い
- NiはCuの拡散を抑える。Ni-SnのIMCはCuの場合より生成速度が遅い

March 8, 2013

1. ウェットバック時のIMC生成低減による接合条件安定化



3. 接合部のボイド低減による接続信頼性向上



(2)-B 熱·積層接合技術の研究開発

- 2. Ni-IMC の高弾性率が信頼性に与える影響評価
 - ⇒ Cu-IMCの場合と応力の大きさに差異はない





©2013 Association of Super-Advanced Electronics Technologies



■微細積層接合技術・構造・材料・プロセスおよび評価技術開発(3/4) 統合ES#2チップを用いてエレクトロマイグレーション評価

50 µ m ピッチ接合部のエレクトロマイグレーション試験により50kA/cm² @100℃、700時間確認



(2)-B 熱·積層接合技術の研究開発



188

■ 微細積層接合技術・構造・材料・プロセスおよび評価技術開発(4/4)

プリアプライ・フィルムICF (Inter chip fill) を用いた3チップ一括接合に成功

- チップ間の間隙が狭く、微細三次元接合では、プリアプライICF技術が重要
 プロセス安定性の点で有利と思われる、プリアプライ樹脂のフィルム化を検証
- 成功した三次元一括接合は、接合プロセス温度サイクルによるリスクを減少





189

■微細積層接合技術・構造・材料・プロセスおよび評価技術開発

ダイナミックアライメント方式を用いた10 µ mピッチ・5 µ mはんだバンプの高精度接合に成功

- 透過IR観察系を用いた高精度アライメント方式
- 連続デイジーチェイン11,520バンプの接続達成、接続抵抗~70mΩ/バンプ



(2)-B 熱·積層接合技術の研究開発



■微細接合部の接合信頼性評価技術の開発 共同実施先研究開発成果(京都大学)

SEM-デジタル画像相関法により10 μmピッチ接合部の熱印加時の挙動を測定に成功

- 25nmの変位測定が可能と見込まれる
- TV10(10 µ ピッチ)の試作積層チップ



SEMによるEDXの元素分析結果



DICM測定





25℃~125℃で測定

(2)-B 熱·積層接合技術の研究開発



■ 3D インテグレーション技術の研究開発 三次元集積化の共通的要素技術を開発し、開発で構築した次世代三次元集積化のための共通要素技術の設計基準をプロジェクト標準ライブラリとして策定する。

統合ES#2 C2C で 4層接合

接合バンプ構造としてCuピラーーNiバリアーはんだ構造を採用し統合ES#2チップの4層積層を実施



(2)-B熱·積層接合技術の研究開発



(2)-B 熱·積層接合技術の研究開発



■ デジアナ混載三次元集積化技術の研究開発 (2/2)

運転支援三次元画像センサ接合 (SilP – DeCap chip) のための低温はんだバンプ形成

SnBi 共晶はんだボール搭載法 (最小ボール径 50 µ m)
 ダイヤモンド切削によるバンプ高さ制御 (40 µ m ⇒ 10 µ m)



(2)-B熱·積層接合技術の研究開発



(2)-B 熱・積層接合技術の研究開発

(2B1)-1 熱評価および放熱対策技術の研究開発

- 1. 高温環境下での放熱冷却構造の研究開発(デジアナ混載三次元集積化技術の研究開発-運転支援三次元画像センサの冷却システムを試作、性能評価を行った)
 - 三次元積層システムの下面のみからの放熱を可能とするため、Si-IPの周辺部から放熱する 構造を検討・試作した
 - 対物レンズホルダーと均熱板の一体化構造を設計・試作
 - チップ間の熱抵抗を低減するための、サーマルバンプ設計指針を作成
 - 4W の発熱を∠T= 20℃で放熱する能力を検証
- 2. 微細接合を有するチップ間に用いる封止材料の高熱伝導化への指針を検討

(2B1)-2 積層接合評価解析技術の研究開発

- 1. 接合構造・プロセス技術
 - 1. はんだバンプ材料と構造の最適化を行った
 - 2. 最適化した構造でのエレクトロマイグレーション耐性確認試験を行った
 - 3. プリアプライ・フィルムICF(Inter Chip Fill)を用いた、三次元多層一括接合に成功した
- 2. 10 µ mピッチのはんだ接合に成功
- 3. SEM-DICM法によって<10 μ mピッチの接合部ストレス測定を可能とした
- 4. 3D インテグレーション技術の研究開発

統合ES#2 (上記接合構造)で微細4層積層を実施した

5. デジアナ混載三次元集積化技術の研究開発 微細低温はんだ C2C 接合プロセスを開発し 運転支援三次元画像センサとSilP-DeCap(キャパシタ内臓)チップ接合)を行った



「多機能高密度三次元集積化技術」 (2)次世代三次元集積化のための評価解析技術の研究開発 <(2)-C 薄ウエハ技術の研究開発>

技術研究組合 超先端電子技術開発機構(ASET) 三次元集積化技術研究部 集積化基盤技術研究室 薄ウェハ技術WG 主査 島本晴夫







(2)-C 薄ウエハ技術の研究開発



(2)-C 薄ウエハ技術の研究開発





極薄ウェハの観点から(目標値:10 µ m,≦30 µ m)



(2)-C 薄ウエハ技術の研究開発





(2C1)-1 デバイス特性変動も考慮した10 μm厚極薄チップ加工技術開発 (1)研磨工程:ゲッタリング能力と抗折強度を兼ね備えた裏面処理法の開発 (2) 薄加エプロセス:ストレスの少ない高品質加工 / ハンドリング技術 ■ TSV高信頼化に向けた、WSS接着材料の高耐熱化 ■ 裏面マイクロバンプ付き極薄ウエハに対する10 μm程度の薄化、ダイシング、 及び極薄チップのピックアップ技術の開発 (2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハにおける 結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明 (1)トランジスタ、デバイス特性変動対策 (2)特性変動を考慮したバンプとデバイスとの配置など設計指針の提案 ■ イントリンシックゲッタリング (IG)におけるBMD、エクストリンシックゲッタリング (EG)におけるレーザアニール欠陥等の活用検討 ■ 統合ES#2TEGの薄化によるデバイス特性変動評価 【東北大学(小柳研究室・田中研究室)との共同実施】 (2C1)-3 ウエハ積層工程における薄ウエハ加工技術開発 (1)多層積層ウエハ(W2W)の高精度加工技術 ■ 多層積層ウエハの高精度研磨及びダイシング技術開発

(2)-C 薄ウエハ技術の研究開発





(実施計画書の最終目標): ±1µmの高精度ウェハ加工技術、極薄チップ加工技術を確立する。 また、デバイス特性変動機構の解明、および薄ウェハにおける結晶欠陥・金属汚染の 評価方法の確立とゲッタリング機構の解明を行う。



効果 : 益々進むチップ薄厚化実現に向けた材料、加工、及びデバイス技術の開発 (1)ウエハ、チップ割れポテンシャルの低減 / 排除 (2)デバイス特性変動のない高信頼デバイスの実現





<u>10μm厚のチップ/ウェハのハンドリング技術のまとめと課題</u>
 ①WSS~ビックアップまでの薄化技術の確立(TTV±1μm以内)
 ②ダイシング~UF工程までの新プロセスの提案
 ③薄チップの抗折強度測定方法の提案

工程	WSS 🗖	▶ 裏面研磨 □	┝TSV形成 □	> ダイシング 🗖	▶ピックアップ □	→接合~UF		
達成方法	・FD条件 ・ガラス精度 の規定	∙AutoTTV ∙NCG	∙高耐熱 接着剤	・裏面バンプ 対応のテープ	・スライド 方式	・プリアプライ 方式		
課題	・WSS時の規格の標準化 ・薄厚時の抗折強度の測定方法			・バンプ配置による材料の最適化 ・チップサイズによる材料/治工具の最適化 ・狭間隙へのボイドレス注入				
2:07/14	**					: Inter Chip Fill		
			1度の候牛1		よる新プロ	レスの開発		

(2)-C 薄ウエハ技術の研究開発











研究開発成果1-3

 新プロセス方式(UBD: Underfill Before Dicing)のメリット

 ①ダイシングでのクラック・水侵入を防止
 ②ピックアップ容易化
 ③ボイドレス

 ④ICF層による裏面バンプ保護(ハンドリングでのキズ防止)
 ⑤チップ積層の狭ギャップ対応。



(2)-C 薄ウエハ技術の研究開発





■ ICF付きダイシングテープの設計思想

・各界面での接着力のコントロールを可能にすることが重要

① (ガラス接着剤/ウェハ間 剥離力) < (ダイシングテープ(UV前)/ICF間 剥離力)
 ② (ダイシングテープ(UV後)/ICF間 剥離力) << (ウェハ/ICF間 剥離力)





(2)-C 薄ウエハ技術の研究開発



(2)-C 薄ウエハ技術の研究開発







研究開発成果1-6

ICF付ダイシングテープの評価結果(3)
・ICF材と接合条件
熱積層WGと共同評価

プレゼンのみ

(2)-C 薄ウエハ技術の研究開発





UBD方式のまとめ

- (1) 10 µm厚のチップも従来方式でピックアップ可能
- (2) ICF部のボイド発生無
- (3) 良好な節後状態
- (4) 組立コストが従来比で13%~24%低減





207





研究開発成果1-8

30 μ m以下の薄ウエハの抗折強度測定方法として、カンチレバー方式を提案 (1)10 μ m厚のチップにおいても測定可能

(2) SEMIジャパンの3D-IC Study Groupにおいて測定方法の標準化活動を開始。





(2)-C 薄ウエハ技術の研究開発

ANE

(2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハ における結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明 研究開発成果2-1





薄ウェハにおけるゲッタリング手法

(2)-C 薄ウエハ技術の研究開発

210 (2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハ における結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明 研究開発成果2-2 ■薄ウエハにおけるIG層の形成と評価 ・サンプルはDZ幅を制御したArアニールウェハを使用(BMD形成済み) [IG層幅]=[ウェハ厚] - [DZ幅] ・裏面(IG層面)Cu汚染 ⇒ 拡散Anneal ⇒ C-t法での測定 2.サンプル断面観察 1.評価サンプル仕様 DZ幅10µmウェハ $10 \mu m$ **BMD層** DZ層 ウエハ厚 DZ 1 (μm) (μm) (μm) BMD BMD* 40 60 90 µ m $40 \mu m$ 100 90 10 研磨加工 40 10 50 40 10 DZ幅40 umウェハ BMD層=IG層 40 u m BMD DZ 👖 BMD 10 µm 60 µm 研磨加工 DZ幅10と40µmのウェハを裏面加工

(2)-C 薄ウエハ技術の研究開発

©2013 Association of Super-Advanced Electronics Technologies March 8, 2013



_____ 研究開発成果2-3



 ・少数キャリア寿命の低減率(直線の傾き)は60 μ mBMD層がP/P-ウェハの1/2で、 表面への拡散Cu量が少ない。

・BMD層はCulc対するゲッタリング能力確保に有効。

東北大と共同実施



(2)-C 薄ウエハ技術の研究開発





(2)-C 薄ウエハ技術の研究開発



(2)-C 薄ウエハ技術の研究開発

(2C1)-2 ウエハ薄化によるデバイス特性変動機構の解明、および薄ウエハ における結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明 研究開発成果2-7

<mark>- ゲッタリング能力の比較</mark>

・ゲッタリング能力は、#2000BG>照射実験A②>DP改>照射実験B②



(2)-C 薄ウエハ技術の研究開発

March 8, 2013 ©2013 Association of Super-Advanced Electronics Technologies

215



ヤング率測定:ナノインデント法



(2)-C 薄ウエハ技術の研究開発

217 (2C1)-2 ウェハ薄化によるデバイス特性変動機構の解明、および薄ウェハ における結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明 研究開発成果2-9

 <u>薄ウエハにおける結晶欠陥・金属汚染の評価方法の確立</u>(東北大と共同実施項目)
 ・ウェハ薄化により統合ES#2に形成したDRAM のRetention特性が劣化することを確認した。Well構造
 (Triple-well, Twin-well)によらず、シリコン基板を30 μmまで薄化すると、Retention time が薄化前
 (200 μm厚)に比べて約50%劣化した。シリコン基板の薄化により何らかの損傷が導入されたと推定。





■積層ウェハのダイシングまとめ 貼り合せ材の種類により、チッピング状態に差有り ・最下層Siへの切り込み量やダイシングストリート上のCu面積の規定が必要 (ダイシング速度:10mm/s) ウェハ縦構造(スクライブ全面にCuパターンがある場合) ダイシングエリア チッピング 外観 3層品 貼り合せ材 表面 界面 22um \bigcirc \cap Epoxy 747um Cu 1stカット位置 12um PBO 0~∆ **○~**△ 25um ポリイミド X Λ Си 8um Δ : <20 μ m $O: < 10 \, \mu \, m$ └ 切り込み深さ **PBO** 680um ES02 ×: クラック有り ダイシング評価 剥がれ写真 1軸目 切込溝写真 ダイシング条件別 剥がれ発生頻度 切込量:50um 回転数30krpm :回転数50krpm 60 49.5 削がれ 発生頻度(ヶ戸仁) 溝の底に金属残り有り 低減 40 24 切込量:250um 15.5 20 127 10.7 1.7 0 50um 100um 150um 250um 150um 250um 金属残り無し 最下層SIへのブレード切込量 ダイシング1軸目の切込量を増やすことで剥れを軽減。

(2)-C 薄ウエハ技術の研究開発

March 8, 2013 ©2013 Association of Super-Advanced Electronics Technologies

研究開発成果3-1





<u>(2C1)-1 デバイス特性変動も考慮した10 μm厚極薄チップ加工技術開発</u>

裏面マイクロバンプ付ウェハにおいて、当初の目標であるTTV:±1μmを達成。高耐 熱WSS接着材の評価も完了した。今回、新たに従来プロセスにおける課題解決やコス ト低減策として、新プロセスUBD(Underfill Before Dicing)の導入を提案。有効であるこ とを実証した。

また薄チップ化における抗折強度の測定方法に関してSEM I標準化活動に展開中。

(2C1)-2 ウェハ薄化によるデバイス特性変動機構の解明、および薄ウェハにおける 結晶欠陥・金属汚染の評価方法の確立とゲッタリング機構の解明

30 μm厚まで薄化したDRAMのデータリテンション特性が薄化前に比較して半減する 事が新たに判明した。合わせて、Sin μのヤング率も30 μm以下で大きく変化する事 も実証。信頼度の高いデバイスに対する指針の一つが提示できた。

ゲッタリングに関しては、IG/EGに対して新たな手法の可能性について確認できた。 今後は、デバイス構造に応じた最適化を考える上でのベースデータとしていく。

(2C1)-3 ウェハ積層工程における薄ウエハ加工技術開発

2/3層W2Wウェハ積層後の上ウェハに対して、Auto TTV機能を用い研磨後の精度 目標値TTV2.0µm(±1.0µm)を達成。ダイシングストリート上に全面に渡ってCuが 残ってる場合においては、最下層ウェハの厚みを適正化する事により、チッピング抑制 が可能。